首页 CD4553中文资料

CD4553中文资料

举报
开通vip

CD4553中文资料CD4553中文资料 CD4553/CC4553是3位十进制计数器,但只有1个输出端,要完成3位输出,采用扫描输出方式,通过它的选通脉冲信号,依次控制3位十进制的输出,从而实现扫描显示方式。 引脚功能: CLOCK:计数脉冲输入端,下调沿有效。 CIA、CIB:内部振荡器的外界电容端子。 MR:计数器清零(只清计数器部分),高电平有效。 LE:锁定允许。当该端为低电平时,3组计数器的内容分别进入3组锁存器,当该端为高电平时,锁存器锁定,计数器的值不能进入。 DIS:该端接地时,计数脉冲才能进行计数。 ...

CD4553中文资料
CD4553中文资料 CD4553/CC4553是3位十进制计数器,但只有1个输出端,要完成3位输出,采用扫描输出方式,通过它的选通脉冲信号,依次控制3位十进制的输出,从而实现扫描显示方式。 引脚功能: CLOCK:计数脉冲输入端,下调沿有效。 CIA、CIB:内部振荡器的外界电容端子。 MR:计数器清零(只清计数器部分),高电平有效。 LE:锁定允许。当该端为低电平时,3组计数器的内容分别进入3组锁存器,当该端为高电平时,锁存器锁定,计数器的值不能进入。 DIS:该端接地时,计数脉冲才能进行计数。 DS1、DS2、DS3:位选通扫描信号的输出,这3端能循环地输出低电平,供显示器作为位通控制。 Q0、Q1、Q2、Q3:BCD码输出端,它能分时轮流输出3组锁存器的BCD码。 CD4553内部虽然有3组BCD码计数器(计数最大值为999),但BCD的输出端却只有一组Q0,Q3通过内部的多路转换开关能分时输出个、十、百位的BCD码,相应地,也输出3位位选通信号。例如:当Q0,Q3输出个位的BCD码时,DS1端输出低电平;当Q0,Q3输出十位的BCD码时,DS2端输出低电平;当Q0,Q3输出百位的BCD码时,DS3端输出低电平时,周而复始、循环不止。 真值 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf : Inputs 输入 Outputs 输出 Master Clock Disable LE Reset 0 ? 0 0 No Change 没有变化 0 ? 0 0 Advance 进行 0 x 1 x No Change 没有变化 0 1 ? 0 Advance 进行 0 1 ? 0 No Change 没有变化 0 0 x x No Change 没有变化 0 x x ? Latched 锁存 0 x x 1 Latched 锁存 1 x x 0 Q0=Q1=Q2=Q3=0 图1 CD4553引脚图 最大额定值(电压参考的VSS ): Symbol UnitParameter 参数 Value 数值 符号 单位 VDD DC Supply Voltage 直流供电电压 Range -0.5 to +18.0 V Vin, Input or Output Voltage Range(DC or Transient)输入或输出电压-0.5 to VDD V Vout 范围(直流或瞬态) +0.5 Input Current (DC or Transient) per Pin 输入电流( 直流或瞬态)Iin ?10 mA 每个引脚 Output Current (DC or Transient) per Pin 输出电流( 直流或瞬态)Iout +20 mA 每个引脚 PD Power Dissipation, per Package (Note 2.) 功耗 500 mW TA Ambient Temperature Range 环境温度范围 –55 to +125 ? Tstg Storage Temperature Range储存温度范围 –65 to +150 ? DC Electrical Characteristics 直流电气特性: – 55? 25? 125? VDD UnitCharacteristic 参数 符号 Vdc 单位 最小 最大 最小 典型 最大 最小 最大 Output Voltage 输出电压 5.0 0.05 0 0.05 — 0.05 Vdc Vin = VDD or 0 ―0‖ Level VOL 10 0.05 0 0.05 — 0.05 15 0.05 0 0.05 — 0.05 5.0 4.95 4.95 5.0 4.95 Vin = 0 or VDD ―1‖ Level VOH 10 9.95 9.95 10 9.95 Vdc 15 14.95 14.95 15 14.95 Input Voltage 输入电压 Vdc (VO=4.5 or 0.5Vdc) ―0‖ Level VIL 5.0 1.5 2.25 1.5 1.5 (VO=9.0 or 1.0Vdc) 10 3.0 4.50 3.0 3.0 (VO=13.5or1.5Vdc) 15 4.0 6.75 4.0 4.0 (VO=0.5 or 4.5Vdc) 5.0 3.5 3.5 2.75 3.5 (VO=1.0 or 9.0Vdc) ―1‖ Level VIH 10 7.0 7.0 5.50 7.0 Vdc (VO=1.5 or13.5Vdc) 15 11 11 8.25 11 Output Drive Current 输出驱动电流 (VOH = 4.6 Vdc) 5.0 –0.25 –0.2 –0.36 –0.14 mAdc Source (VOH = 9.5 Vdc) 10 –0.62 –0.5 –0.9 –0.35 —Pin 3 (VOH =13.5 Vdc) 15 –1.8 –1.5 –3.5 –1.1 IOH 5.0 –0.64 –0.51 – 0.88 –0.36 (VOH = 4.6 Vdc) Source (VOH = 9.5 Vdc) -Other 10 –1.6 –1.3 –2.25 –0.9 mAdc (VOH = 13.5Vdc) Outputs 15 –4.2 –3.4 –8.8 –2.4 5.0 0.5 0.4 0.88 0.28 (VOL = 0.4 Vdc) Sink - Pin (VOL = 0.5 10 1.1 0.9 2.25 0.65 mAdc 3 Vdc)(VOL = 1.5 Vdc) 15 1.8 1.5 8.8 1.20 IOL 5.0 3.0 2.5 4.0 1.6 (VOL = 0.4 Vdc) Sink — (VOL = 0.5 Vdc) Other 10 6.0 5.0 8.0 3.5 mAdc (VOL = 1.5 Vdc) Outputs 15 18 15 20 10 Input Current 输入电流 Iin 15 — ?0.1 — ?0.00001 ?0.1 — ?1.0 μAdc Input Capacitance(Vin=0) 输Cin — — — — 5.0 7.5 — — pF 入电容(输入电压= 0 ) 5.0 5.0 0.010 5.0 150 Quiescent Current (Per IDD 10 10 0.020 10 300 μAdc Package) MR = VDD 静态电流 15 20 0.030 20 600 Total Supply Current (Note 4., 5.0 IT = (0.35 mA/kHz) f + IDD 5.) (Dynamic plus Quiescent, 10 IT = (0.85 mA/kHz) f + IDD IT μAdc Per Package) (CL = 50 pF on all 15 IT = (1.50 mA/kHz) f + IDD outputs, all buffers switching) 交流开关特性: Symbol UnitCharacteristic 参数 Figure VDD 最小 典型 最大 符号 单位 Output Rise and Fall Time 5.0 100 200 tTLH, tTHL = (1.5 ns/pF) CL + 25 ns tTLH, 10 50 100 2a ns tTLH, tTHL = (0.75 ns/pF) CL + 12.5 ns tTLH, tTHL tTHL = (0.55 ns/pF) CL + 9.5 ns 15 40 80 5.0 900 1800 tPLH, Clock to BCD Out 时钟的BCD输出 2a ns tPHL 10 500 1000 15 200 400 5.0 600 1200 Clock to Overflow 时钟溢出 2a tPHL 10 400 800 ns 15 200 400 5.0 900 1800 Reset to BCD Out 重的BCD输出 2b tPHL 10 500 1000 ns 15 300 600 5.0 600 300 Clock to Latch Enable Setup Time Master Reset 2b tsu 10 400 200 ns to Latch Enable Setup Time 15 200 100 5.0 –80 –200 Removal Time Latch Enable to Clock 2b trem 10 –10 –70 ns 15 0 –50 5.0 550 275 Clock Pulse Width 时钟脉冲宽度 2a tWH(cl) 10 200 100 ns 15 150 75 5.0 1200 600 Reset Pulse Width 复位脉冲宽度 2b tWH(R) 10 600 300 ns 15 450 225 5.0 –80 –180 Reset Removal Time 重置移走时间 — trem 10 0 –50 ns 15 20 –30 5.0 1.5 0.9 Input Clock Frequency 输入时钟频率 2a fcl 10 5.0 2.5 MHz 15 7.0 3.5 5.0 Input Clock Rise Time 输入时钟上升时间 2b tTLH 10 No Limit 没有限制 ns 15 5.0 15 tTLH, Disable, MR, Latch Enable Rise and Fall Times — 10 5.0 ms tTHL 15 4.0 5.0 1.5/C1 Scan Oscillator Frequency (C1 measured in mF) 1 fosc 10 4.2/C1 Hz 15 7.0/C1 图2 CD4553 3位数计数器时序图(参考图4) 图3 CD4553 开关时间测试电路和波形 图4 CD4553方框图 6位数显示电路图
本文档为【CD4553中文资料】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
is_963767
暂无简介~
格式:doc
大小:126KB
软件:Word
页数:7
分类:企业经营
上传时间:2017-09-26
浏览量:28