数电实验
报告
软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载
实验名称 可编程逻辑器件制作任意进制计数器
学 院 自动化学院
年级班别
学 号
学生姓名
指导教师
年 月 日
用可编程逻辑器件
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
计数器任意进制计数器
1、实验目标
1）掌握中规模集成计数器的逻辑功能，以及用中规模集成技术器构成任意进制计数器的方法
2）熟悉译码器和数据显示器的使用方法
3）了解数字可编程器件实现的集成计数、译码电路功能
2、实验
方案
气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载
+步骤
用中规模集成计数器（74LS160）设计一个二十四进制计数器，并与译码、显示电路连接起来。
⑴ 设计总框架：
译码输出
⑵ 设计总原理图如下：
⑶ 分步分析：
①分频器模块：
本实验采用DEII板进行验证，DEII板上有两个内置的频率源，它们的振荡频率分别是50MHz与27MHz。但是这样的频率对于我们时序电路的应用而言，显然太高了。为此我们在内置频率源后应加一个分频器（74LS292），以得到我们需要的比较适中的频率（比如1～2Hz）
DE2上有内置的50MHz时钟CLOCK_50
EDCBA = (11001 )2= (25)10
②计数器模块
本实验采用两片10进制计数器74LS160芯片来进行24进制计数器的设计。
③显示模块
由实验板的数码管是共阳性，所以采用7446译码器来驱动。
3、时序仿真
①计数器模块
24个脉冲输出一个进位脉冲，即代表24进制。
②显示模块
4、实验验证
实验板上的两个数码管循环显示数字从0-23，即实现24进制电路的设计。
5、实验心得
本实验主要需要先想好要用什么芯片来设计24进制电路，记忆最后需要用什么译码器来显示结果。24进制的电路设计原理可以推广到其他任意进制的设计。
浙公网安备 33021202002483