习题3 组合逻辑电路分析与设计 数字电子技术 含答案

习题3组合逻辑电路分析与设计数字电子技术[题]分析图题所示电路，列出真值表，写出输出函数表达式，并 说明 关于失联党员情况说明岗位说明总经理岗位说明书会计岗位说明书行政主管岗位说明书 电路的逻辑功能。解：由电路图得真值表如下所示：所以：时，时，时，电路实现比较器的功能。A，B是输入；Y1，Y2，Y3分别是A<B，A=B，A>B时的输出。[题]分析图题所示电路，说明电路的逻辑功能。解：电路的逻辑函数表达式为：电路的逻辑功能是：在使能条件EN=1且S=0时，输出A；在使能条件EN=1且S=1时，输出B；使能条件EN=0时，输出高阻态。电路实现数据选择器的功能。[题]图题是一个密码锁控制电路。开锁条件是必须将开锁开关闭合，且要拨对密码。如果以上两个条件都得到满足，开锁信号为1，报警信号为0，即锁打开而不报警。否则，开锁信号为0，报警信号为1。试分析该电路的密码是多少。解：分析电路可知：电路的密码是1001。[题]图题所示电路由4位二进制比较器7485和4位二选一数据选择器74157组成。其中74157控制端的控制作用为：=0时，Yi=Ai,否则，Yi=Bi。试分析图示电路的逻辑功能。解：当时，输出A；当时，输出B；所以电路的功能是输出A，B中较小的数。[题]某建筑物的自动电梯系统有五个电梯，其中三个是主电梯（设为A、B、C），两个备用电梯。当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号（Y1）,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号（Y2），使备用电梯主电源接通，处于可运行状态。请列出该电路的真值表，并写出Y1、Y2的逻辑表达式。解：分析题意得真值表如下：所以：[题]用与非门设计一个多数表决电路。要求A、B、C三人中只要有半数以上同意，则决议就能通过，但A还具有否决权，即只要A不同意，即使多数人也不能通过。要求列出真值表，化简逻辑函数，并画出逻辑电路图。解：(1)分析题意得真值表如下：(3)逻辑电路图如下图示：(2)函数的逻辑表达式：[题]用与非门设计一交通灯故障检测电路。要求三色信号灯R、Y、G中有且只有一灯亮，输出Z=0，无灯亮或同时有两灯或两灯以上亮均为故障，输出Z=1。要求列出真值表，写出最简表达式，画出逻辑图。解：(1)设灯亮为1，灯灭为0，分析题意得(3)逻辑电路图如下图示：真值表如下：(2)函数的逻辑表达式：[题]图题表示一热水器的水位情况，虚线表示水位，A、B、C电极被水浸没时会有信号输出。水面在C、B间时为正常状态，绿灯G亮；水面在B、A间或在C以上时为异常状态，黄灯Y亮；水面在A以下时为危险状态，红灯R亮。试用SSI器件实现该逻辑功能的电路。解：(1)设对于水位A、B、C浸没状态为1，(3)逻辑电路图如下图示：露出状态为0，分析题意得真值表如下：(2)化简后函数的逻辑表达式：[题]用3线-8线译码器芯片74LS138和必要的门电路实现下列逻辑函数：（1）（2）（3）解：（1）（2）（3）[题]用8选一数据选择器实现逻辑函数。（1）（2）（3）解：（1）（2）（3）函数真值表如下：[题]试用4选一数据选择器实现逻辑函数。解：函数真值表如下：电路图如下所示：[题]用1片74283实现将余3码转换为8421BCD码的电路。解：8421BCD码相当于余3码减3,也即余3码加-3的补码1101。[题]用学过的器件设计一个检测8421BCD码并将其进行四舍五入的电路。设四个输入变量为A、B、C、D，当输入伪码时Y1为1，作为告警输出；当输入大于或等于5时，Y2为1，作为四舍五入输出。解：列出函数的真值表：用译码器实现电路：[题]试用两片4位二进制数加法器74283和必要的门电路组成一个实现两个1位十进制数的8421BCD码相加的加法器。（提示：根据8421BCD码的加法运算规律，当两数之和小于或等于9时，相加的结果与按二进制数相加所得到的结果一样。而当两数之和大于9时，则应在按二进制数相加的结果上加6校正。）解：二进制和8421码和数如下图所示：由真值表得逻辑函数表达式为：[题]试用ROM实现8421BCD码到余3码的转换。要求画出存储矩阵的点阵图。解：8421BCD码和余3码之间的关系用真值表表示如下：所以：ROM阵列图如下所示：[题]画出与以下实体描述对应的元件符号。（1）ENTITYbuf3sIS--三态缓冲器实体PORT(x：INSTD_LOGIC；--输入端ena：INSTD_LOGIC；--输入端y：OUTSTD_LOGIC)；--输出端ENDENTITYbuf3s；（2）ENTITYmux41aIS--四选一数据选择器实体PORT(in0，in1，in2，in3：INSTD_LOGIC；--数据输入端sel：INSTD_LOGIC_VECTOR(1DOWNTO0)；--地址输入y：OUTSTD_LOGIC)；--输出端ENDENTITYmux41a；解：（1）（2）[题]阅读例3.3.1，试编写一个实现变量A、B相异或的VHDL源程序。解：ENTITYorgateISPORT（a，b：INBIT；y：OUTBIT）；ENDENTITYorgate；ARCHITECTUREoneOForgateISBEGINy<=aXORb；ENDARCHITECTUREone；[题]试编写一个实现半加器的VHDL源程序。解：ENTITYorgateISPORT（a，b：INBIT；S，C0：OUTBIT）；ENDENTITYorgate；ARCHITECTUREoneOForgateISBEGINS<=aXORb；C0<=aANDb；ENDARCHITECTUREone；[题]逻辑电路如图题所示，若图中门电路的延时均为5ns，试根据A的输入波形，画出Y1和Y的波形。解：Y1和Y的波形的波形图如图所示：[题]逻辑电路如图题所示，判断该电路是否存在冒险现象，如果存在，请通过修改逻辑设计消除冒险现象。解：分析电路得逻辑函数表达式：当时，；当时，；所以电路存在冒险现象。如果通过修改逻辑设计消除冒险现象，就加上冗余项。结果是：_1331368082.unknown_1331368142.unknown_1331368167.unknown_1331368384.unknown_1331368385.unknown_1331379014.unknown_1331379137.unknown_1331379475.unknown_1331379476.unknown_1331380853.unknown_1331380886.unknown_1337870929.unknown_1337871356.unknown_1337871509.unknown_1337871544.unknown_1337872119.unknown_1338648216.unknown_1338648266.unknown_1338648296.unknown_1338648300.unknown_1338648472.unknown_1338648578.unknown_1338649271.unknown_1338649342.unknown_1338655831.unknown_1338656066.unknown_1338656473.unknown_1338657957.unknown_1338657973.unknown_1338665234.unknown_1338717720.unknown_1338717800.unknown_1338717819.unknown_1338717849.unknown_1338717860.unknown_1338717980.unknown_1338720054.unknown_1338720146.unknown_1338720176.unknown_1338720185.unknown_1338832061.unknown_1338832072.unknown_1338832411.unknown_1338832424.unknown_1338832668.unknown_1338832743.unknown_1338833536.unknown_1338833714.unknown