ASIC设计流程及工具

ASIC设计流程及工具ASIC设计流程及工具任务工具 a. Synopsys VCS/VSS b. Mentor ModelSim RTL 与门级仿真 c. Cadence, Verilog-XL d. Cadence, NC-Verilog Novas Debussy RTL and Gate-level 设计纠错 Synopsys, Power Compiler 功耗优化与分析 Synopsys, Design Compiler 逻辑综合 a. Synopsys, Design Compiler-Ultra Pl...

ASIC 设计流程及工具任务工具 a. Synopsys VCS/VSS b. Mentor ModelSim RTL 与门级仿真 c. Cadence, Verilog-XL d. Cadence, NC-Verilog Novas Debussy RTL and Gate-level 设计纠错 Synopsys, Power Compiler 功耗优化与分析 Synopsys, Design Compiler 逻辑综合 a. Synopsys, Design Compiler-Ultra Plus 扫描插入 UniChip, UBST 存储器内建自测试 (BIST) a. Synopsys, Tetra MAX 自动测试生成 (ATPG) 与故障仿真 a. Synopsys, Prime Time 延时计算 b. Celestry, MDC a. Synopsys, Prime Time 静态时序分析 b. Cadence, Pearl Cadence, Design Planner 平面规划 a. Avant! Apollo 布局布线 b . Cadence, Silicon Ensemble a. Avant! Apollo 时钟树综合 b . Cadence, CT-Gen & CT-PKS Synopsys Formality 形式验证 Mentor Graphics Calibre 物理验证 a. Cadence Hyper Extract RC 参数提取 b. Simplex Qx, Fire & Ice Synopsys PowerMill 晶体管级功耗模拟 a. Avant! Star-Hspice 电路级仿真 b. Cadence Spectre [FPGA/CPLD]典型的FPGA设计流程 skycanny 发表于 2005-12-8 22:17:00 转自EDA专业论坛作者:lixf 1.设计输入—— FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证2l r T u4m:I b1M1)设计的行为或结构描述。2)典型文本输入工具有UltraEdit-32和Editplus.exe.。 K ^ B!k j8?/fK3)典型图形化输入工具-Mentor的Renoir。EDA中国门户网站,FPGA|CPLD4)我认为UltraEdit-32最佳。—— FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证 c0O5] E2.代码调试www.edacn.net;j P S!J-t K 1)对设计输入的文件做代码调试，语法检查。2)典型工具为Debussy。 3.前仿真www.edacn.netq q;Z G8O9H1)功能仿真—— FPGA设计|IC设计|仿真|综2)验证逻辑模型(没有使用时间延迟)。3)典型工具有Mentor公司的ModelSim、 Synopsys公司的VCS和VSS、Aldec公司的Active、Cadense公司的NC。EDA中国门户网站,FPGA| 4)我认为做功能仿真Synopsys公司的VCS和VSS速度最快，并且调试器最好用，Mentor公司的ModelSim对于读写文件速度最快，波形窗口比较好用。 4.综合EDA专业论坛&t j L G)T q P G2] 1)把设计翻译成原始的目标工艺EDA中国门户网站,FPGA|CP2)最优化 3)合适的面积要求和性能要求 4)典型工具有Mentor公司的LeonardoSpectrum、Synopsys公司的DC、Synplicity公司的Synplify。5)推荐初学者使用Mentor公司的LeonardoSpectrum，由于它在只作简单约束综合后的速度和面积最优，如果你对综合工具比较了解，可以使用Synplicity公司的Synplify。 5.布局和布线 www.edacn.net C } D~3h ? @+U1)映射设计到目标工艺里指定位置 2)指定的布线资源应被使用EDA专业论坛 }`/L a2@23)由于PLD市场目前只剩下Altera，Xilinx，Lattice，Actel，QuickLogic，Atmel六家公司，其中前5家为专业PLD公司，并且前3家几乎占有了90,的市场份额，而我们一般使用Altera，Xilinx公司的PLD居多，所以典型布局和布线的工具为Altera公司的Quartus II和Maxplus II、Xilinx公司的ISE和Foudation。4)Maxplus II和Foudation分别为Altera公司和Xilinx公司的第一代产品，所以布局布线一般使用Quartus II和ISE。 6.后仿真 1)时序仿真2)验证设计一旦编程或配置将能在目标工艺里工作(使用时间延迟)。 3)所用工具同前仿真所用软件。EDA中国门 x|Modelsim|Synplify|Quartus|ispLever7.时序分析 4)一般借助布局布线工具自带的时序分析工具，也可以使用Synopsys公司的 PrimeTime软件和Mentor Graphics公司的Tau timing analysis软件。 8.验证合乎性能规范—— FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证 ~#T MA.f8? 1)验证合乎性能规范，如果不满足，回到第一步。 9.版图设计 1)验证版版图设计。 2)在板编程和测试器件。

                    本文档为【ASIC设计流程及工具】，请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑，
                    图片更改请在作品中右键图片并更换，文字修改请直接点击文字进行修改，也可以新增和删除文档中的内容。 
 该文档来自用户分享，如有侵权行为请发邮件ishare@vip.sina.com联系网站客服，我们会及时删除。

                    [版权声明] 本站所有资料为用户分享产生，若发现您的权利被侵害，请联系客服邮件isharekefu@iask.cn，我们尽快处理。

                    本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权，请谨慎使用。

                    网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传，仅限个人学习分享使用，禁止用于任何广告和商用目的。
                

下载需要：免费已有0 人下载

立即下载

ASIC设计流程及工具

你可能还喜欢