液晶屏LVDS信号介绍

1 LVDS 介绍 LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps 的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。 减 少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS）。LVDS物理接口使用1.2V偏置提供400mV摆幅的信号（使用差分信号的原因是 噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电 的系统中去，而性能不变。作为比较，ECL 和PECL 技术依赖于供电电压，ECL 要求负的供电电压，PECL 参考正的供电电压总线上电压值 （Vcc）而定。而ＧLVDS是一种发展中的 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 尚未确定的新技术，使用500mV的供电电压可提供250mV的信号摆幅。不同低压逻辑信号的差分电压摆 幅示于图１。 LVDS 在两个标准中定义。IEEE P1596.3(1996 年３月通过)，主要面向 SCI(ScalableCoherent Interface)，定义了LVDS 的电特性，还定义了SCI 协议中包交换时的编码；ANSI/EIA /EIA-644(1995 年11 月通过)，主要定义了LVDS的电特性，并建议了655Mbps 的最大速率和1.823Gbps 的无失真媒质上 的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工 作。 LVDS 具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。这些特性使得LVDS 在计 算机、通信设备、消费电子等方面得到了广泛应用。 图2给出了典型的LVDS 接口，这是一种单工方式，必要时也可使用 半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成 TTL 信号和LVDS 信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。LVDS 驱动器由一个驱动差分线对的电流源组成 通常电流 为3.5mA)，LVDS 接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω 的匹配电阻，并在接收器的输入端产生大约 350mA 的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率 消耗，差分信号PDF提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了 PCB 板的效能，减少了成本。 不管使用的LVDS传输媒质是PCB 线对还是电缆，都必须采取 措施 《全国民用建筑工程设计技术措施》规划•建筑•景观全国民用建筑工程设计技术措施》规划•建筑•景观软件质量保证措施下载工地伤害及预防措施下载关于贯彻落实的具体措施 防止信号在媒质终端发生反射，同时 减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻（100±20Ω），该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。 LVDS 驱动器能以超过155.5Mbps 的速度驱动双绞线对，距离超过１０ｍ。对速度的实际限制是：①送到驱动器的TTL数据的速度；②媒质的带宽 性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个TTL 信道和一个LVDS 信道的复用转换，以提高信号速率，降低功耗。并减少传输 媒质和接口数，降低设备复杂性。 LVDS 接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS 驱动器典型的 偏置电压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围 是：+0.2V～+2.2V。建议接收器的输入电压范围为：0V～+2.4V。 2 LVDS 系统的设计 LVDS 系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难，下面将简要介绍一下各注意点。 2.1 PCB 板 （A）至少使用４层PCB 板（从顶层到底层）：LVDS 信号层、地层、电源层、TTL 信号层； （B）使TTL 信号和LVDS 信号相互隔离，否则TTL可能会耦合到LVDS 线上，最好将TTL和LVDS 信号放在由电源／地层隔离的不同层上； （C）使LVDS驱动器和接收器尽可能地靠近连接器的LVDS 端； （D）使用分布式的多个电容来旁路LVDS 设备， 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 面贴电容靠近电源／地层管脚放置； （E）电源层和地层应使用粗线，不要使用50Ω 布线规则； （F）保持PCB 地线层返回路径宽而短； （G）应该使用利用地层返回铜线（gu9ound return wire）的电缆连接两个系统的地层； （H） 使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。 2.2 板上导线 （A） 微波传输线（microstrip）和带状线（stripline）都有较好性能； （B） 微波传输线的优点：一般有更高的差分阻抗、不需要额外的过孔； （C） 带状线在信号间提供了更好的屏蔽。 2.3 差分线 （A）使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于１０ｍｍ），这样能减少反射并能确保耦合到的噪声为共模噪声； （B）使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射； （C）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离； （D）尽量减少过孔和其它会引起线路不连续性的因素； （E）避免将导致阻值不连续性的90°走线，使用圆弧或45°折线来代替； （F）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。 2.4 终端 （A）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90～130Ω 之间，系统也 需要此终端电阻来产生正常工作的差分电压； （B）最好使用精度１～2%的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为 50Ω 的电阻，并在中间通过一个电容接地，以滤去共模噪声。 2.5 未使用的管脚 所有未使用的LVDS 接收器输入管脚悬空，所有未使用的LVDS和TTL 输出管脚悬空，将未使用的TTL 发送／驱动器输入和控制／使能管脚接电源或地。 2.6 媒质（电缆和连接器）选择 （A）使用受控阻抗媒质，差分阻抗约为100Ω，不会引入较大的阻抗不连续性； （B）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好； （C）电缆长度小于0.5m 时，大部分电缆都能有效工作，距离在0.5m～10m之间时，CAT 3（Categiory 3）双绞线对电缆效果好、便宜并且容易买到，距离大于10m 并且要求高速率时，建议使用CAT 5 双绞线对。 2.7 在 噪声环境中提高可靠性设计接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器 三态或者接收器上的电缆没有连接到驱动器上时，它并没有提供在噪声环境中的可靠性保证。在此情况下，电缆就变成了浮动的天线，如果电缆感应到的噪声超过 LVDS 内部可靠性线路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使用平衡或屏蔽电缆。另外，也可以外加电阻来提高噪声容限，如图3 所 示。 图中R1、R3 是可选的外接电阻，用来提高噪声容限，R2≈100Ω。当然，如果使用内嵌在芯片中的LVDS 收发器，由于一般都有控制收发器是 否工作的机制，因而这种悬置不会影响系统。 3 应用实例 LVDS 技术目前在高速系统中应用的非常广泛，本文给出一 个简单的例子来看一下具体的连线方式。加拿大PMC 公司的DSLAM（数字用户线接入模块） 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 中，利用LVDS 技术实现点对点的单板互联，系统结构 可扩展性非常好，实现了线卡上的高集成度，并且完全能够满足业务分散、控制集中带来的大量业务数据和控制流通信的要求。 图４描述了该系统线卡与线卡之 间、线卡与背板之间的连线情形，使用的都是单工方式，所以需要两对线来实现双向通信。图中示出了三种不同连接方式，从上到下分别为：存在对应连接芯片；跨 机架时实现终端匹配；同层机框时实现终端匹配。在接收端串接一个变压器可以减小干扰并避免LVDS 驱动器和接收器地电位差较大的影响。