高速电路信号完整性透彻分析及PCB设计基础

高速电路信号完整性分析及PCB设计(shèjì)基础第一页，共七十六页。内容提要(nèirónɡtíyào)信号完整性分析的必要性何谓“高速电路”？信号上升时间RT与信号带宽BW信号完整性分析基础传输线的物理基础传输线与反射传输线与串扰差分对与差分阻抗高速电路PCB设计基础当今流行的PCB设计工具简介电阻、电容的选型及应用(yìngyòng)PCB设计要点第二页，共七十六页。参考书目《信号完整性分析》EricBogatin著，李玉山译《高速数字设计(shèjì)》HowardJohnson著，沈立译《信号完整性问题和印制电路板设计》刘雷波译《高速电路设计实践》王剑宇编著第三页，共七十六页。信号(xìnhào)完整性分析的必要性电路设计只存在两类人：已经(yǐjing)遇到信号完整性问题的人将要遇到信号完整性问题的人第四页，共七十六页。物理互连的电阻、电容、电感和传输线效应影响(yǐngxiǎng)了系统性能。Eric将后果归结为四类SI问题：反射(reflection)；串扰(crosstalk)；电源噪声（同步开关SSN、地弹、轨道塌陷）；电磁干扰(EMI)。第五页，共七十六页。根据时钟频率ƒclk估算(ɡūsuàn)有效带宽BWBW=5׃clk(GHz)（保守估计）计算信号有效波长λ：（信号在PCB上的速度：6in/ns）判断：如果信号传输长度L≥λ/6=1/BW(in)，则可以认为此电路为高速电路！高速电路(diànlù)的简单判断 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载  算例1：时钟(shízhōng)频率为50MHz，BW=0.25GHz，则尺寸L大于4in（约10cm）算例2：时钟频率为20MHz，BW=0.10GHz，则尺寸L大于10in（25.4cm）均可认为是高速电路！第六页，共七十六页。低速信号：集总式思维，认为传输线上各点状态相同，在分析时可被集中(jízhōng)成一点；高速信号：分布式思维，认为传输线上各点状态不同，在分析时应视为不同的多点！第七页，共七十六页。信号(xìnhào)上升时间（RT）第一种定义为10-90上升时间，即信号从高电平的10%上升(shàngshēng)到90%所经历的时间。另一种是20-80上升时间，即信号从高电平的20%上升到80%所经历的时间。两种都被采用，从IBIS模型中可看到这点。对于同一种波形，自然20-80上升时间要更短。第八页，共七十六页。信号(xìnhào)上升时间RT约为信号周期Tclk的7%带宽(dàikuān)BW（膝频率Fknee）与上升时间RT的关系：BW=0.35/RT=5׃clk第九页，共七十六页。信号的上升边沿越陡峭，上升时间越短，信号的带宽越宽！此处时钟频率虽然只有100MHz，但其有效(yǒuxiào)带宽可能超过500MHz！     321751第十页，共七十六页。随着信号上升时间RT的减小，反射、串扰、轨道塌陷、电磁辐射、地弹等问题变得更严重，噪声问题更难于解决，上一代产品中设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 在这一代产品中可能不适用了。信号陡峭(dǒuqiào)的上升沿，是产生信号完整性问题的罪魁祸首。第十一页，共七十六页。信号(xìnhào)完整性（SI）定义信号完整性（SignalIntegrety，SI）最原始的含义：信号是否能保持其应该具有的波形。信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现：对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。 信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片(xīnpiàn)，现有设计也可能工作失败。第十二页，共七十六页。研究(yánjiū)SI的必要性原先对方干扰、噪声的三大经典法宝：接地、滤波、屏蔽，显得感性和粗放（对付外扰）在过去的低速时代，电平跳变时信号上升时间较长，器件间的互连线不至于影响电路(diànlù)的功能，没必要关心信号完整性问题。但在今天的高速时代，随着IC输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已经很常见了。因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。第十三页，共七十六页。这是一个受反射影响的方波数字信号，波形的畸变仅仅是反射的结果，没有迭加其他噪声。假设(jiǎshè)低电平逻辑小于0.7v，高电平大于2v。对于高电平来说，震荡的低谷部分可能会冲到2v以下，此时电路处于不定态，可能引起电路误动作。第十四页，共七十六页。2.信号完整性分析(fēnxī)基础传输线的物理基础(jīchǔ)传输线与反射传输线与串扰差分对与差分阻抗理解阻抗是理解信号完整性问题的关键。瞬态阻抗特性阻抗可控阻抗第十五页，共七十六页。2.1传输线理论(lǐlùn)信号(xìnhào)路径返回(fǎnhuí)路径信号完整性的许多问题，都是返回路径设计不当产生的。要认真设计信号之外其他路径的几何形状。返回路径有时是个电压平面，如Vcc或Vdd平面；有时是一个低电压平面（地平面）。。第十六页，共七十六页。twistedpair──双绞线coax──同轴电缆(tónɡzhóudiànlǎn)coplanar──共面线microstrip──微带线embeddedmicrostrip──嵌入(qiànrù)微带线stripline──带状线asymmetricstripline──非对称带状线互连中常用的各种(ɡèzhǒnɡ)均匀传输线横截面举例第十七页，共七十六页。信号(xìnhào)在传输线的传播实际上是信号路径与返回路径之间的电容在不停地充电！传输线的瞬时(shùnshí)阻抗信号(xìnhào)受到的瞬态阻抗就是信号(xìnhào)电压V与电流I的比值！第十八页，共七十六页。其中(qízhōng)：Z传输线的瞬态阻抗(zǔkàng)，ΩCL单位(dānwèi)长度电容量，pF/inv材料中的光速er材料的介电常数传输线的瞬时阻抗为了保持良好的信号完整性，最重要方法就是保持信号受到的瞬态阻抗恒定！第十九页，共七十六页。对于均匀传输线，当信号在上面传播时，在任何一处受到的瞬态阻抗都是相同的。在瞬态阻抗不变时，我们(wǒmen)将其称为特性阻抗。特性阻抗在数值上与均匀传输线的瞬态阻抗相等，它是传输线的固有属性，且仅与电容量有关，而与传输线长度、材料特性、介电常数和单位长度无关。传输线的特性阻抗为：传输线的特性阻抗特性阻抗描述了信号沿传输线传播(chuánbō)时所受到的瞬态阻抗，这是影响传输线信号完整性的一个主要因素。第二十页，共七十六页。对返回(fǎnhuí)路径的理解任何影响信号电流路径或返回电流路径的因素(yīnsù)都会影响信号受到的阻抗。无论是对于PCB板、插头、还是IC封装，返回路径都必须像信号路径一样认真设计。第二十一页，共七十六页。第二十二页，共七十六页。任何干扰电流回路的因素，都会干扰信号并造成信号失真，这将损害信号完整性。为了保持良好的信号完整性，控制电流波前沿和电压波前沿都非常重要。做到这一点的最重要方法就是保持信号受到的瞬态阻抗恒定。――提示任何影响信号电流路径或返回电流路径的因素都会影响信号受到的阻抗。无论是对于PCB板、插头、还是IC封装,返回路径都必须像信号路径一样认真设计。――如果返回路径是一个平面，我们就会问返回电流在哪里流动？电流在平面上是如何分布的？要计算需要用二维场求解器。第二十三页，共七十六页。 小结 学校三防设施建设情况幼儿园教研工作小结高血压知识讲座小结防范电信网络诈骗宣传幼儿园师德小结 1.传输线是一种新的基础性理想电路元件，它精确地描述了均匀横截面互连线的所有电气特性。2.不再使用“地”这个词，采用返回路径这一术语。3.信号在传输线中的传播速度等于导线周围材料中的光速，它主要由绝缘体的介电常数决定。4.传输线的特性阻抗描述了当信号在均匀线上传输时所受到的瞬态阻抗。5.传输线的特性阻抗与单位长度电容和信号速度呈现相反的关系。第二十四页，共七十六页。第二十五页，共七十六页。2.2传输线的反射(fǎnshè)如果信号沿互连线传播时所受到的瞬态阻抗发生变化，则一部分信号将被反射，这一原理正是(zhènɡshì)多数信号完整性问题产生的主要原因。第二十六页，共七十六页。反射系数其中(qízhōng)：Vr反射(fǎnshè)电压Vi入射电压(diànyā)Z1信号最初所在区域的瞬态阻抗Z2信号进入区域2时的瞬态阻抗?反射系数无论什么原因使瞬态阻抗发生了改变，部分信号将沿着与原传播方向相反的方向反射。将瞬态阻抗发生改变的地方称为阻抗突变。因此，PCB布线多用圆弧、45度拐角，不能用直角！第二十七页，共七十六页。三种(sānzhǒnɡ)反射情况：第二十八页，共七十六页。反射(fǎnshè)实例已知：源电压(diànyā)1V，内阻10Ω，传输线的特性阻抗为50Ω，时延为1ns。第二十九页，共七十六页。-0.56V信号到达源端后仍然(réngrán)会再次反射，反射电压是+0.37V。在远端，总电压(diànyā)0.56V+0.37V+0.37V＝1.3V。开路处的实际电压(diànyā)有时大于源电压(diànyā)。源电压(diànyā)仅1V，然而远端测得的最大电压是1.68V。高出的电压是怎么产生的？它是有传输线的分布参数L、C的谐振产生的。在上述情况下，内阻小于传输线的特性阻抗，源端出现的是负反射，这将引起通常所说的振铃现象。改进措施：采用串联端接，使信号源内阻与传输线特性阻抗相等！第三十页，共七十六页。PCB板上线条接源端串接电阻(diànzǔ)40(红色)、不接源端串联端接电阻(蓝色)负载端不同的电压信号PCB板上的晶振输出通常(tōngcháng)要串接一个电阻，为什么？第三十一页，共七十六页。通用源端端接(duānjiē)策略振铃是由源端和远端的(duāndì)阻抗突变、两端之间不断往复多次反射引起的。所以(suǒyǐ)，如果我们至少在一端消除反射，就可以减小振铃噪声。提示控制传输线一端或两端的阻抗，从而减小反射的方法称为传输线的端接。典型的方法是在重要位置上放置一个或多个电阻。一个驱动器驱动一个接收器的情况称为点对点的拓扑结构。图8.17示例了端接点对点拓扑结构的四种方法。最常用的方法是将电阻串联在驱动器端，这称为源端串联端接。端接电阻与驱动器内阻之和应等于传输线的特性阻抗。第三十二页，共七十六页。小结1.信号无论在何处遇到阻抗突变，会发生发射，传输信号会失真。这是单一网络信号质量问题的主要根源。2.一个粗略的经验法则：只要传输线的长度(in)比信号上升时间(ns)长，就需要端接，以避免过量的振铃噪声。3.源端串联端接是点对点互连常用端接方式。添加串联电阻，并使此电阻器与源阻抗之和等于导线的特性阻抗。4.对于涉足信号完整性问题的工程师而言，SPICE仿真器或行为仿真器是不可缺少的。它们可以对由于阻抗突变而产生的多次反射进行仿真。第三十三页，共七十六页。2.3串扰串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于干扰源（攻击线Aggressor）上的电压(diànyā)变化在被干扰对象（静态线Victim）上引起感应电流从而导致的电磁干扰。感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。第三十四页，共七十六页。容性耦合感性(gǎnxìng)耦合第三十五页，共七十六页。串扰的特点(tèdiǎn)耦合长度越短，间距越大，串扰就越小。电流反向时的串扰要大于电流同向时的串扰。频率越高，串扰幅值增加(zēngjiā)得越快。信号的上升变化越快，串扰越大。PCB板层厚度减小时，串扰有明显减小。带状传输线的串扰要小于微带传输线的串扰如果给动态线和静态线端接电阻，使之待到阻抗匹配，就能有效抑制串扰。第三十六页，共七十六页。降低(jiàngdī)串扰的措施串扰不可能完全消除(xiāochú)，它只能减小。通常减小串扰的设计特点包括以下(yǐxià)几个方面：1.增加信号路径之间的间距；2.用平面作返回路径；3.使耦合长度尽量短；4.在带状线层布线；5.减小信号路径的特性阻抗第三十七页，共七十六页。6.使用介电常数(jièdiànchánɡshù)较低的叠层7.在封装和接插件中不要共用(ɡònɡyònɡ)返回引脚；8.使用两端和整条线上有短路过孔的防护(fánghù)布线。9．如果相邻层的传输线有较严重的耦合存在（如层和）时，走线时应彼此正交。10．对于要求严格的网络在系统设计允许时可以使用差分线技术，比如系统时钟信号。第三十八页，共七十六页。2.4差分(chàfēn)信号差分信号广泛应用于小型(xiǎoxíng)计算机可升级接口(SCSI、USB、1394等)总线及以太网中；还应用(yìngyòng)于光纤远程通信 协议 离婚协议模板下载合伙人协议 下载渠道分销协议免费下载敬业协议下载授课协议下载 ，如OC-48(STM-16，2.5Gbps、OC-192(STM-64，10G)OC-768(STM-256，40G)；以及以双绞线为主要载体的通信中。其中一种获得最广泛应用的信号(令)模式就是低压差分信号(LVDS——LowVoltageDifferentialSignaling)。(一提到差分，就会联想到LVDS，PCIExpress总线，也是一根一根分开传)第三十九页，共七十六页。1.差分对最重要的性质就是(jiùshì)它的横截面积是恒定不变的，而且(érqiě)它对差分信号有一个(yīɡè)恒定的阻抗。这些特性将会保证反射和失真达到最小。(解决反射问题)2.差分对第二个重要的性质就是每条线上的时延是相同的，从而确保了差分信号边沿陡峭。如果两条传输线上出现任何时延差或错位(skew)，都会使部分差分信号变成共模信号。3传输线的长度也必须完全相同。线的总长度完全相同能保证传输线时延相同，使错位最小。第四十页，共七十六页。4.两条传输线结构(jiégòu)要完全相同，线的宽度(kuāndù)和两条线间的介质(jièzhì)间距也完全相同。这种特性叫对称性。一条线上有测试焊盘而另一条没有，或是一条线上出现了凹槽而另一条却没有，这不对称都会使差分信号变成共模信号。(与1比较接近,这时可以认为横截面已经恒定)5.差分对的两条线间没有耦合，导致对抗噪声能力下降。与单端相比，线间耦合程度越强，差分信号就越不容易受到突变和非理想情况的影响。差分对基本要点可以归纳为4点：等长/等截面；对称/强耦合。第四十一页，共七十六页。差分信号的共模(ɡònɡmó)干扰常用(chánɡyònɡ)无屏蔽(píngbì)双绞线缆，比如5类网线(传输速率100Mbps，目前流行超5类及6类，155Mbps，预期可用于千兆网)。双绞线对差分信号的电磁辐射很小，但共模电流会辐射，产生EMI。(共模引起EMI)无屏蔽双绞线中的共模电流很容易产生辐射，其辐射电场强度要比FCC 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 规定的强度高100多倍。提示即使无屏蔽双绞线中存在很少量的共模电流，产品也会因此通不过EMI认证的测试。第四十二页，共七十六页。第四十三页，共七十六页。3.添加共模扼流器增大共模电流路径的阻抗。共模信号扼流器有两种形式。铁氧体外形如图11.47。高导磁率增加流经铁氧体净电流的电感和阻抗。对于差分信号，由于差分对两条中电流大小相等方向相反，所以电流的外部电场和磁场互相抵消。只有共模电流流过铁氧体并且返回电流在外部时，才有闭合的磁力线穿过铁氧体，并且磁力线会感受到一个串联高阻抗(可以理解成大电感增加了串联感抗)。减小共模电流，从而能减小辐射。这类铁氧体扼流器能用于任何电缆的外部，不管是它是双绞线还是屏蔽电缆。第四十四页，共七十六页。第四十五页，共七十六页。第四十六页，共七十六页。3.高速电路PCB设计(shèjì)基础当今流行的PCB设计工具简介电阻、电容(diànróng)的选型及应用PCB设计要点第四十七页，共七十六页。SI仿真(fǎnɡzhēn)用软件SPICE（侧重IC的仿真程序）Mentor公司：HyperlynxCandence公司：SpecctraQuest（SQ）Ansoft:HFSS（高频(ɡāopín)结构仿真器）、SI2DAgilent公司：ADS第四十八页，共七十六页。PCB设计(shèjì)工具Protel/AltiumDesignerMentor公司(ɡōnɡsī)Pads(PowerPCB)Boardstation(EN)ExpeditionPCB(WG)CadenceCapture和Concept（原理图）AllegroLayoutPlus（PCB）Zuken1.PADSLogic+PADSLayout；2.DxDesigner(viewdraw) + Expedition；3.Boardstation。第四十九页，共七十六页。大公司使用(shǐyòng)的工具:Intel：Concept+Allegro+ SpecctraQuestDell：viewdraw+ Allegro + SQ原理图也有一部分是CaptureHuawei：viewdraw+ Allegro + SpecctraQuest+ExpedationZTE：Concept+Allegro+ SpecctraQuest+ExpedationUT：Concept+Allegro+ SpecctraQuest 手机(shǒujī)部用的是PowerPCBCsico：Concept+Allegro+ SpecctraQuestHp：Concept+Allegro+ SpecctraQuest 从Boardstation转成Alllegro 流程Moto：Concept+Allegro+ SpecctraQuest 从Boardstation转成Alllegro 流程第五十页，共七十六页。电阻(diànzǔ)的选择在高速电路设计中，电阻的应用要注意(zhùyì)4点电阻的阻值注意上拉电阻的阻值不能太大，因为数字电路逻辑电平翻转时对电流的需求越来越大电阻的封装尺寸电阻的额定功率（额定电流）1/4W:500mA,1/8W:354mA,1/16W:250mA电阻的精度第五十一页，共七十六页。电容的选择(xuǎnzé)与应用电容的作用电荷缓冲池高频(ɡāopín)噪声的泄放通路交流耦合电容是最容易被忽略的器件，很多的设计失败，根本原因就在电容。第五十二页，共七十六页。电容(diànróng)的等效电路第五十三页，共七十六页。电容(diànróng)的ESL分量ESL值取决于电容器件的类型和封装，在高速电路中，应选用ESL小的贴片电容(diànróng)。应多用0612封装的电容以增强滤波！封装020104020603080512060612ESL(pH）400550700800125063第五十四页，共七十六页。电容(diànróng)的频率特性由于(yóuyú)电容分量C和ESL的存在，电容的阻抗随频率变化。谐振频率点由C和ESL共同决定。频率(pínlǜ)阻抗谐振点第五十五页，共七十六页。滤波电容(diànróng)的选择滤波电容的作用是为噪声提供一条低阻回路。应尽量使噪声频率落在谐振频率点。滤波电容应存在(cúnzài)多个谐振点（高频+低频）频率(pínlǜ)阻抗第五十六页，共七十六页。若采用同一封装0603（ESL相同）、不同(bùtónɡ)容量的电容来滤波，则可能存在下图所示的频率特性：频率(pínlǜ)阻抗(zǔkàng)C6C5第五十七页，共七十六页。改进：C5取0603，C6取0402封装（ESL不同(bùtónɡ)），则可取得更好的频率特性：频率(pínlǜ)阻抗(zǔkàng)C6C5第五十八页，共七十六页。陶瓷(táocí)电容的选择高速电路中，常用的陶瓷电容种类有：NPO：温度补偿型电容，最稳定，-55～+125度X7R：-55～+125度，+-15%误差X5R：-55～+85度，+-15%误差Y5V：-30～+85度，+22%～-82%误差X7R是去耦应用的最佳选择介电常数介于NP0和X5R之间相对(xiāngduì)于X5R，具有较好的温度和电压系数相对于NPO，具有较高的ESR和较差的温度和电压系数相同的封装下，电容值的范围比NP0宽第五十九页，共七十六页。钽(tan)电容(diànróng)的选择优点：温度特性好，ESL小，高频滤波好，容值较大；缺点：耐电压和电流能力较弱，一般(yībān)要求钽电容的工作电压相对额定电压降额50%～70%使用。设计中，可采用多个小容值钽电容并联达到大容值，可增加可靠性和成本。第六十页，共七十六页。低频(dīpín)大容量电容通常选用大容量钽电容，电压额定值一般为电路额定工作电压的2倍放置(fàngzhì)位置时钟电路附近输入/输出连接处大功耗电路附近远离电源馈入点的位置第六十一页，共七十六页。低频大容量电容(diànróng)的选择步骤计算电路的最大交变电流（ΔI）给出电路所允许的最大电源电位差噪声（ΔV）计算电路所允许的最大XMAX=ΔV/ΔI给出电源、地分布线的寄生电感LPSW计算电源、地分布线的最高响应频率(pínlǜ)FPSW计算去耦所需要的最小电容值Cbypass根据去耦电容的引脚电感LC，计算其最高响应频率Fbypass第六十二页，共七十六页。高频去耦电容的选择(xuǎnzé)步骤计算系统在高频下正常工作所能允许的电感(diànɡǎn)Ltot给出电容的引脚电感LC计算并联电容的数目N计算并联电容值CParallel计算每一个电容的值Celement第六十三页，共七十六页。表面贴装电容(diànróng)的布局和布线不同的布局，产生的寄生(jìshēng)电感的数值相差很大采用较大的过孔电容焊盘到过孔的引线应尽可能短和宽第六十四页，共七十六页。第六十五页，共七十六页。PCB标准(biāozhǔn)模板1.4层板模板A：材料：FR4阻抗类型：一般特性阻抗板厚：2.mm0.2mm阻抗设计(shèjì)线宽：9mil成品阻抗：505L1L2L3L45.6mil60.2mil5.6mil0.5oz(SIG)1oz(P/G)1oz(P/G)0.5oz(SIG)第六十六页，共七十六页。PCB标准(biāozhǔn)模板模板B：材料：FR4阻抗(zǔkàng)类型：一般特性阻抗(zǔkàng)板厚：1.mm0.2mm阻抗设计线宽：6.5mil成品阻抗：505L1L2L3L44.6mil24mil4.6mil0.5oz(SIG)1oz(P/G)1oz(P/G)0.5oz(SIG)第六十七页，共七十六页。PCB标准(biāozhǔn)模板2.6层板模板A：材料：FR4阻抗类型：一般特性阻抗板厚：2.mm0.2mm阻抗设计(shèjì)线宽：11mil成品阻抗：一般：505L1L2L3L47.4mil13mil7.4mil0.5oz(SIG)1oz(P/G)1oz(P/G)0.5oz(SIG)20mil20milL5L61oz(SIG)1oz(P/G)第六十八页，共七十六页。PCB标准(biāozhǔn)模板模板B：材料：FR4阻抗类型：一般(yībān)特性阻抗差分阻抗板厚：1.6mm0.15mm阻抗设计线宽：单线：10mil差分：8mil,间隔12mil成品阻抗：一般：515差分：10010L1L2L3L47.2mil13mil7.2mil0.5oz(SIG)1oz(P/G)1oz(P/G)0.5oz(SIG)13mil13milL5L61oz(SIG)1oz(P/G)第六十九页，共七十六页。PCB标准(biāozhǔn)模板3.8层板模板A：材料：FR4阻抗类型：一般(yībān)特性阻抗板厚：2.mm0.2mm外层阻抗线宽：9mil,成品阻抗：505内层阻抗线宽：11mil,成品阻抗：505L1L2L3L45.6mil9.0mil9.0mil0.5oz(SIG)1oz(P/G)1oz(SIG)1oz(P/G)12mil12milL5L61oz(P/G)1oz(SIG)5.6mil1oz(P/G)0.5oz(SIG)12milL7L8第七十页，共七十六页。PCB标准(biāozhǔn)模板模板B：材料：FR4阻抗类型：一般(yībān)特性阻抗差分阻抗板厚：2.mm0.2mmL1,L3,L6,L8:信号层L1,L8:阻抗控制外层L1:单线：线宽：9.6mi阻抗：50L8:差分：线宽:8mil;间距：8mil阻抗：100L1L2L3L45.6mil6.5mil6.5mil0.5oz(SIG)1oz(P/G)1oz(SIG)1oz(P/G)14mil14milL5L61oz(P/G)1oz(SIG)5.6mil1oz(P/G)0.5oz(SIG)14milL7L8第七十一页，共七十六页。PCB标准(biāozhǔn)模板模板C：（适合短距离，少量10Gb/s信号）材料：FR4阻抗类型：一般特性阻抗差分阻抗板厚：2.mm0.2mm外层（用于短距离，少量10Gb/s信号）L1：单线(dānxiàn):线宽17mil,阻抗50L8:差分：线宽13mil,间距13mil阻抗98内层L3,L5:单线：线宽：7.8mi,阻抗50差分：线宽:6.9mil;间距：13mil阻抗：100L1L2L3L45.6mil6.5mil6.5mil0.5oz(SIG)1oz(P/G)1oz(SIG)1oz(P/G)14mil14milL5L61oz(P/G)1oz(SIG)5.6mil1oz(P/G)0.5oz(SIG)14milL7L8第七十二页，共七十六页。PCB标准(biāozhǔn)模板4.10层板模板(múbǎn)A：材料：FR4阻抗类型：一般特性阻抗板厚：2.mm0.2mm外层（L1,L10）线宽：6.4mil,阻抗：555.5内层（L2,L4,L7,L8）线宽：5.5mil,阻抗：555.5L1L2L3L44.8mil8.6mil11.2mil0.5oz(SIG)1oz(P/G)1oz(SIG)1oz(P/G)6mil6milL5L61oz(P/G)1oz(SIG)8.6mil1oz(SIG)6milL7L84.8mil1oz(P/G)0.5oz(SIG)6milL9L101oz(SIG)第七十三页，共七十六页。PCB标准(biāozhǔn)模板模板B：材料：FR4阻抗类型：一般特性阻抗差分(chàfēn)阻抗板厚：2.mm0.2mm外层（L1,L10）差分：线宽7.5mil;间距：12.5mil阻抗100单线：线宽9.5mil;阻抗49内层（L2,L4,L8）差分线宽：6mil；间距：9mil,差分阻抗：100L1L2L3L45.8mil7.5mil7.5mil0.5oz(SIG)1oz(P/G)1oz(SIG)1oz(P/G)9mil9milL5L61oz(P/G)7.5mil1oz(SIG)9milL7L85.8mil1oz(P/G)0.5oz(SIG)9milL9L101oz(SIG)1oz(P/G)第七十四页，共七十六页。PCB标准(biāozhǔn)模板模板A：材料(cáiliào)：FR4阻抗类型：一般特性阻抗差分阻抗板厚：2.1mm0.2mm外层（L1,L12）差分：线宽6mil;间距：13mil阻抗100单线：线宽6.5mil;阻抗50内层（L4,L6,L8,L10）差分线宽：5.5mil；间距：14mil,差分阻抗：98L1L2L3L44mil7.5mil7.5mil0.5oz(SIG)1oz(P/G)1oz(SIG)1oz(P/G)6mil6milL5L61oz(P/G)7.5mil1oz(SIG)6milL7L87.5mil1oz(P/G)1oz(SIG)6milL9L101oz(SIG)1oz(P/G)5.12层板4mil1oz(P/G)0.5oz(SIG)L11L126mil第七十五页，共七十六页。内容(nèiróng)总结高速电路信号完整性分析及PCB设计基础。理解阻抗是理解信号完整性问题的关键。一个低电压平面（地平面）。如果返回路径是一个平面，我们就会问返回电流在哪里。无论什么原因使瞬态阻抗发生了改变，部分信号将沿着与原传播方向相反的方向反射。常用的方法是将电阻串联在驱动器端，这称为源端串联端。PCB板层厚度减小时，串扰有明显减小。10．对于要求严格的网络在系统(xìtǒng)设计允许时可以使用差分线技术，比如系统(xìtǒng)时钟信号。6mil第七十六页，共七十六页。