一位全加器的设计(2)
实验二 一位全加器的设计
实验目的:
熟悉软件使用,了解FPGA设计的过程。用画电路图的方法进行逻辑设计一位全加器。
实验
内容
财务内部控制制度的内容财务内部控制制度的内容人员招聘与配置的内容项目成本控制的内容消防安全演练内容
:
采用原理图的方式设计一位加法器,采用原理图的层次化设计,先设计一个半加器,再用设计好的
半加器构成一个全加器。
实验
要求
对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗
:
,( 用画电路图的方法进行逻辑设计。
,( 作出波形图并进行仿真。
,( 器件下载并验证(作出真值
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
)。
,(扩展要求:使用设计的一位全加器构成四位加法器。
实验步骤:
,( 察熟悉EDA试验仪器;
,( 出电路逻辑图或编辑VHDL程序;
,( 编译;
,( 建立波形文件;
,( 仿真;
,( 编辑管脚;
,( 编译;
,( 器件下载。
实验思考
题
快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题
:
怎样把一位的全加器设计成为四位的二进制加法器,设计出具体电路并进行仿真和硬件验证。
实验仪器:
计算机 EDA实验开发箱
测试要点:
1( 熟悉MAX+Plus? 软件的使用
2( 学会用层次化的方式来设计数字系统
3( 能够作出合适的仿真波形
4( 能够在实验开发箱上验证设计