181-一 如下所示的逻辑电路,试写出其逻辑函数表达式,并化简为181-一 如下所示的逻辑电路,试写出其逻辑函数表达式,并化简为
一 如下所示的逻辑电路，试写出其逻辑函数表达式，并化简为最简式。
A?1
?1B?1Y?1
C
D
二 如下所示的逻辑电路，分析电路的逻辑功能。
A&B?1F1C
1?&
&
1
&?1F2
&
三 用与门、或门和非门实现如下逻辑函数。
FAB,，1 1
FABCD,，2 2
四 用与非门和非门实现如下逻辑函数。
FABCD,，，1 1
F(ACD)(BCD),，，2 2
五 用与非门设计一个四变量多数表决电路。当输入变量A、B、C、D有...
181-一 如下所示的逻辑电路,试写出其逻辑函数表达式,并化简为
一 如下所示的逻辑电路，试写出其逻辑函数表达式，并化简为最简式。
A?1
?1B?1Y?1
C
D
二 如下所示的逻辑电路，分析电路的逻辑功能。
A&B?1F1C
1?&
&
1
&?1F2
&
三 用与门、或门和非门实现如下逻辑函数。
FAB,，1 1
FABCD,，2 2
四 用与非门和非门实现如下逻辑函数。
FABCD,，，1 1
F(ACD)(BCD),，，2 2
五 用与非门设计一个四变量多数表决电路。当输入变量A、B、C、D有3个或3个以上为
1时输出为1，输入变量为其他状态时输出为0。
六 设计一个将4位二进制代码转换为格雷码(循环码)的代码转换电路。
七 试用两片4线-16线译码器74LS154组成5线-32线译码器，将输入的5位二进制代码
DDDDD译成32个独立的低电平信号~。如下图所示是74LS154的逻辑框图，图ZZ03143210
中的、是两个控制端，译码器工作时应使和同时为低电平，当输入信号SSSSABAB
为0000~1111这16种状态时，输出端从~依次给出低电平输出信号。 YYAAAA0153210
AAAASSBA0123
74LS154
……Y0Y15
八 试用3线-8线译码器74LS138及门电路实现如下逻辑函数。 1 YAC,1
YBCABC,+2 2
YABCABCBC,++3 3
九 用8选1数据选择器74LS151实现下列逻辑函数。已知74LS151有3个地址输入端A、2
A、A，8个数据输入端D~D，控制输入端为低电平时，由地址输入端的状态决定哪一路1007
信号输出。74LS151的图形符号如下图所示。(为A、B、C或A、B、C、D的最小项) m
YYA2
A74LS1511S
A0DDDDDDDD01234567
? YAB+BC+AC,1
Ym,(1,2,4,5,7)? ,2
Ym,(1,5,7,9,12,15)? ,3
十 已知某组合逻辑电路的输入A、B、C与输出Y的波形如下图所示。试写出输出逻辑表达式，并用最少的门电路实现。
A
B
C
Y
十一 设计用3个开关控制一个灯泡的逻辑电路，要求改变任何一个开关的状态都能控制灯泡由亮变灭或由灭变亮。要求用数据选择器来实现。
十二 试用两片4位加法器74LS283和必要的门电路组成1位二-十进制加法器电路。(提示:根据BCD码中8421码的加法运算规则，当两数之和小于或等于9(1001)时，相加的结果和按二进制数相加所得的结果一样。当两数之和大于9(即等于1010~1111)时，则应在按二进制数相加所得的结果上加6(0110)，这样就可以给出进位信号，同时得到一个小于9的和。)
十三 试用4位加法器74LS283和必要的门电路组成4位二进制数的加/减运算电路。规定控制信号M=0时实现加法，M=1时实现减法;表示加数或被减数，表示AAAABBBB32103210加数或减数，表示和或差，Z表示进位或借位。 YYYY3210
提示:不宜列真值表，因过程过于冗长，关键将减法变为补码加法。
本文档为【181-一 如下所示的逻辑电路,试写出其逻辑函数表达式,并化简为】，请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑，
图片更改请在作品中右键图片并更换，文字修改请直接点击文字进行修改，也可以新增和删除文档中的内容。
该文档来自用户分享，如有侵权行为请发邮件ishare@vip.sina.com联系网站客服，我们会及时删除。
[版权声明] 本站所有资料为用户分享产生，若发现您的权利被侵害，请联系客服邮件isharekefu@iask.cn，我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权，请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传，仅限个人学习分享使用，禁止用于任何广告和商用目的。
浙公网安备 33021202002483