第七章CMOS集成电路内容提要1：CMOS倒相器的分析2：MOS传输门的分析3：CMOS逻辑集成电路的构成CMOS即为“互补MOS”的英文缩写，也称为互补对称MOS，COS/MOS。CMOS集成电路以其极低的功耗（微瓦数量级），在LSI、VLSI中占有特殊的地位。同时具有抗干扰能力强（直流噪容大30%~50%VDD），工作电源电压范围大（3~18V）扇出能力强（不考虑速度时，50门），抗辐射能力强，工作温度范围宽等优点，是MOS集成电路中唯一形成系列化的品种，占据了MOS电路的各个领域，不仅广泛用于逻辑电路，而且也广泛应用于模拟集成电路。从我们所掌握的几种电路形式看，总存在看速度与功耗的矛盾，而且降低功耗往往比提高速度更困难。在LSI，VLSI中，随芯片中门电路数目的增加，要求功耗/门越来越低。因此CMOS集成电路的出现，使确立了在LSI及VLSI中的特殊地位。由于CMOS电路需同时制作n沟及p沟两类MOS管，因此存在看工艺复杂，成本较高，集成度低等不利因素，尽管发展了动态CMOS等电路技术以简化电路形式，这些因素仍是CMOS电路进入LSI的障碍之一，因此CMOS的基本方向是仍是降低成本，提高集成度。§7-1CMOS倒相器一．电路形式由ENMOS和EPMOS构成二．原理分析由晶体管原理：ENMOSVTN>0VGS>VTN时导通时，非饱和时，饱和EPMOSVTP<0VGS
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
为:即：显然，最佳抗干扰设计对应于两管性能对称五．瞬态特性1、，设输入阶跃信号，全部寄生电容等效为负载电容CL，并忽略MOS管本身响应时间。Vi“0”→“1”CL通过n管放电；VO“1”→“0”；Vi“1”→“0”VDD通过p管对充电；VO“0”→“1”；可以看到上升与下降过程是完全对称的，因此，我们只需分析其中的一个过程。设Vi“0”→“1”P管截止当VOVTN时，MOS管导通，Vi与V0间连通，相当于开关导通状态；当VC=“0”V0，电流的方向为Vi→V0，故Vi为D，V0为S，CL与S端连接，这种工作方式称为源跟随。源跟随器工作于饱和区当V0接近VOH=VDD-VTN时，n管临界导通，rON很大，对CL的充电电流小，故速度低。类比于E/E饱和负载MOS倒相器的上升过程，传输速度慢，传输电平存在阈值损失，故NMOS传输门不适于传输高电平。再看传输低电平的情况：起始：设，此时，根据电流方向可确定V0端为D,Vi端为S,CL通过n管向地放电，V0下降；当时，管处于饱和区，当时，进入非饱和区，整个过程类似于倒相器输入管放电，速度快，无阈值损失。由分析可知，NMOS传输门是一个双向电压开关，但考虑其传输特点，应尽量应用于传输低电平状态，即漏负载级。对PMOS传输门可作类似分析传输高电平时为漏负载级，在传输低电平时为源跟随器，考虑其传输特点，应尽量应用于传输高电平状态，即漏负载级。这样，对于高电平的传输，我们希望采用PMOS，而对于低电平传输，我们则希望采用NMOS，是否可将两管并联起来而形成一个理想的双向传输门呢？这就是我们下面讨论的CMOS传输门。二、CMOS传输门基于单沟道MOS传输门的特点，产生了CMOS传输门，CMOS传输门由一对互补MOS管关联而成。当C=“0”时，=“1”两管均截止，处于关断状态；当C=“1”时，=“0”两管均导通，处于导通状态；传输高电平情况：n管为源跟随器；p管为漏负载级；此时CMOS门的特性为两管并联特性。区域In管饱和，p管饱和；区域IIn管饱和，p管非饱和；区域IIIn管截止，p管非饱和；可以看出，这里利用了p沟MOS管适宜传输高电平的特性。传输低电平情况：此时：n管为漏负载级；p管为源跟随器；区域In管非饱和，p管截止；区域IIn管非饱和，p管饱和；区域IIIn管饱和，p管饱和；衬底偏置效应传输高电平时：漏负载VBSP=0，p管无衬底效应源跟随，n管有衬底效应传输低电平时：漏负载，n管无衬底效应源跟随p管有衬底效应与沟道区杂质浓度有关，由于P-阱杂质浓度高于衬底，所以n管衬底效应更显著。§7-3静态CMOS电路本节主要介绍CMOS静态电路：门电路。而CMOS电路的另一大类——触发器及其电路，将在动态电路中介绍。一．CMOS门电路CMOS电路的特点是NMOS与PMOS形成推挽工作状态，所以，一般来说，CMOS电路中NMOS与PMOS必须成对地出现，形成互补对称结构，而单沟道门电路的负载管可以共用，这就是CMOS门电路的特点，失去这个特点，也就不是CMOS电路了。1：与非门结构：p管并联；n管串联；特点：n管串联且存在衬底效应，影响到直流传输特性和速度，因此一般限制n为3~4，多输入端与通过逻辑变换得到，下面我们将详细讨论。2：或非门结构：n管并联，p管串联；逻辑：3：与或非门结构：逻辑：二．门电路MOS管串并联的影响与单沟MOS门电路类似，由多输入端所引起的MOS管的串并联，将对门电路的传输特性带来影响。以两输入端与非门为例：两p管并联，两n管串联当AB两输入端并接进行开关转换时：此时转折电压：当A或B接高电平，而以一个输入端进行开关转换时：推广至n个输入端：一个端开关对应于最小转折电压：N个端同时开关对应于最大转折电压：在门电路设计中，考虑多输入端对转折电平的影响，以最坏的情况设计抗干扰能力。高电平噪容：低电平噪容对其它门电路可作类似分析，可看到，当输入端增加时，门电路噪声容限下降。故输入端通常加有两级倒相器作为缓冲级，使得门电路具有理想的传输特性，同时增加了驱动能力；缺点是，增加了延迟时间三．CMOS电路的基本参数静态参数：①，（逻辑摆幅）②，（抗干扰能力）③输入电流IIN（输入阻抗）④输出驱动电流IOH，IOL，（电路速度，即对CL充电速度）与栅压（VDD）和V0（VDS）有关。（MOS非饱和区，IDS与VDS有关）动态参数：①tr，tf②tPHL下降，TPLH上升，传输延迟时间③对控制脉冲的要求：f，tr，tf④对触发器，计数器fpmax另外，CMOS电路对扇出能力不明确作为电路参数，这是因为CMOS电路的负载一般为电容，因此，扇出能力与工作频率有关，低频时，扇出能力强，高频时扇出能力差。§7-5CMOS电路中的锁定效应在CMOS集成电路的使用过程中，有时出现电源电压突然下跌，电流增大的现象，导致电路烧毁，解剖失效电路，会发现电源线或地线被烧断，这就是CMOS电路所特有的一种失效模式——锁定效应。下面分析产生的原因及预防措施。一．可控硅及基本工作原理1：结构四层三结、三端口器件2：工作原理：设可控硅正向偏置A(+)，K(-)①VG=0，J2反向偏置，，正向阻断②VG>0，使npn管导通注意到当Ig足够大时，可使得β1*β2>1，此时，T1，T2处于正反馈，即使Ig=0，仍能保持原来的阳极电流Ia，即进入锁定状态。③可控硅正向导通后，门极已失去作用，此时，逐渐减小电源电压或增大回路电阻，将逐渐减小，使β1,β2下降，当Ia下降到使得β1*β2<1时，可控硅将恢复正向阻断状态。这一电流称为维持电流IH二．CMOS电路寄生可控硅效应由前面的分析，我们可总结可控硅触发的三个条件：1：β1，β2>1，正反馈2：两管均为正向偏置3：电源提供的电流大于或等于可控硅的锁定维持电流（30~50mA）4：电源电压超过正向转折电压在这里，两管均处于正偏状态，而电源往往能提供较大的电流。由于外界因素的影响，或电源电压达到一定值时，令触发寄生可控硅进入锁定状态。触发因素：1：大电容负载2：过高的电源干扰脉冲3：输入干扰脉冲（考虑输出电流波动）三．防止CMOS电路自锁效应的措施1：版图设计及工艺措施a：使β1，β2<1早期使用掺金减小少子寿命以降低β，目前采用深阱p-及p-阱远离p管源（增大Wb）降低β。b：减小Rtn，Rtp，采用加保护环的
方法
快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载
，降低分流电阻Rtn、Rtp，增大寄生可控硅维持电流，使得电源电流最大时，T1、T2的电流仍小于维持电流。c：采用外延结构降低Rtp.在低阻n-Si衬底上外延一层12~14μm的外延层n-，再在外延层上做PMOS管，使Rtp减小。d：输入端及输出端加保护电路(第九章作介绍)2：器件外部保护措施a：电源并接稳压管，以防止噪声脉冲b：低频时加限流电阻c：尽量减小电路中的电容值，特别是输出端不应接大电容，3：使用上注意：a：输入电压不超过电源电压；b：输入信号须待电源电压稳定后才能加入；c：不同的输入端不能悬置，应按逻辑关系接“1”或“0”。
浙公网安备 33021202002483