复习提纲：
第一章 数字逻辑及系统概述
掌握二进制的基本抽象及数制、码制的
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
示方法，理解逻辑门及逻辑代数的基本概念，熟练应用卡诺图对函数进行化简，了解数字系统的基本概念。
第二章 组合逻辑电路分析（重要）
掌握组合电路的概念及分析方法，熟悉常用的组合逻辑电路及器件（编码器、译码器、数据选择器、数值比较器、加法器、乘法器），掌握组合逻辑电路的时序分析及设计方法，理解竞争冒险的分析及消除。
第三章 时序逻辑电路分析（重要）
掌握时序电路的概念及分析方法，了解时序电路的分类，熟悉常用的时序逻辑电路及器件（锁存器及触发器、寄存器、计数器），掌握时序电路的设计方法。
第四章 硬件描述语言Verilog（重要）
掌握硬件描述语言VerilogHDL的基本结构与硬件描述的设计过程，掌握VerilogHDL语言的基本语法和针对器件的设计方法，理解优良的VerilogHDL编程风格。
第五章 数字系统设计方法学
了解数字系统的基本模型、基本概念，掌握数字系统设计的一般步骤，了解数字系统设计的指导原则，了解数字系统验证的基础知识，了解数字系统测试的基本方法，熟练应用EDA工具。
第六章 基于VerilogHDL的组合电路设计及验证（重要）
掌握利用VerilogHDL进行组合电路的编程设计方法（编码器、译码器、数据选择器、数值比较器、加法器、乘法器），掌握利用EDA综合工具进行组合电路设计实现的步骤及方法，掌握利用EDA仿真工具进行组合电路设计（综合前及综合后）的仿真验证方法，掌握利用EDA布局布线工具进行组合电路设计实现的步骤及仿真验证方法。
第七章 基于Verilog的时序逻辑电路设计及验证（重要）
掌握利用VerilogHDL进行时序电路的编程设计方法（锁存器及触发器、寄存器、计数器），掌握利用EDA综合工具进行时序电路设计实现的步骤及方法，掌握利用EDA仿真工具进行时序电路设计（综合前及综合后）的仿真验证方法，掌握利用EDA布局布线工具进行时序电路设计实现的步骤及仿真验证方法，了解有限状态机的基本知识，掌握通用的有限状态机的设计及验证
流程
快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计
。
考试题型题量：（考试时间90分钟，难度中等）
一、单选题（每题1分，共25分）
二、判断题（每题1分，共15分）
三、填空题（每空1分，共15分）
四、电路分析题（2题*15分）
五、程序分析题（1题15分）
复习参考：讲义、MATCH_
word
word文档格式规范word作业纸小票打印word模板word简历模板免费word简历
_1713310346034_0、习题、作业、实验等。
PAGE
1
浙公网安备 33021202002483