总线的基本概念总线是构成计机系统的其他高速功能部件，如存储器、通道等互相连接的总线。一个单处理器系统中的总线，大致分为三类：内部总线：CPU内部连接各寄存器及运算部件之间的总线。系统总线：CPU同计算I/O总线：中、低速I/O算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。设备之间互相连接的总线。总线的特性物理特性：指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。功能特性：描述总线中每一根线的功能。电气特性：定义每一根线上信号的传递方向及有效电平范围。送入CPU的信号叫输入信号(IN)，从CPU发出的信号叫输出信号(OUT)。时间特性：定义了每根线在什么时间有效。规定了总线上各信号有效的时序关系，CPU才能正确无误地使用。总线的标准化相同的指令系统，相同的功能，不同厂家生产的各功能部件在实现方法上几乎没有相同的，但各厂家生产的相同功能部件却可以互换使用，其原因在于它们都遵守了相同的系统总线的要求，这就是系统总线的标准化问题。总线带宽：总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒(MB/s)【例1】(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?(2)如果一个总线周期中并行(传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?［解］设总线带宽用Dr
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示。根据定义可得Dr=D/T=DX1/T=DXf=4BX33X1000000/s=132MB/s64位=8B,Dr=DXf=8B>66X1000000/s=528MB/s总线的连接方式单总线结构在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构。CAI演示如图所示点击演示此时要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。(1)取指令：当CPU取一条指令时，首先把程序计数器PC中的地址同控制信息一起送至总线上。在“取指令”情况下的地址是主存地址，此时该地址所指定的主存单元的内容一定是一条指令，而且将被传送给CPU。(2)传送数据：取出指令之后，CPU将检查操作码。操作码规定了对数据要执行什么操作，以及数据是流进CPU还是流出CPU。I/O操作：如果该指令地址字段对应的是外围设备地址，则外围设备译码器予以响应，从而在CPU和与该地址相对应的外围设备之间发生数据传送，而数据传送的方向由指令操作码决定。DMA操作:某些外围设备也可以指定地址。如果一个由外围设备指定的地址对应于一个主存单元，则主存予以响应，于是在主存和外设间将进行直接存储器传送(DMA)。单总线结构容易扩展成多CPU系统：这只要在系统总线上挂接多个CPU即可。双总线结构这种结构保持了单总线系统简单、易于扩充的优点，但又在CPU和主存之间专门设置了一组高速的存储总线，使CPU可通过专用总线与存储器交换信息，并减轻了系统总线的负担，同时主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPU。当然这种双总线系统以增加硬件为代价。点击演示三总线结构它是在双总线系统的基础上增加I/O总线形成的。点击演示在DMA方式中，外设与存储器间直接交换数据而不经过CPU，从而减轻了CPU对数据输入输出的控制，而“通道”方式进一步提高了CPU的效率。通道实际上是一台具有特殊功能的处理器，又称为IOP(I/O处理器)，它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。显然，由于增加了IOP，使整个系统的效率大大提高。然而这是以增加更多的硬件代价换来的。总线结构对计算机系统性能的影响最大存储容量在单总线系统中，最大主存容量必须小于由计算机字长所决定的可能的地址总数。在双总线系统中，对主存和外设进行存取的判断是利用各自的指令操作码。由于主存地址和外设地址出现于不同的总线上，所以存储容量不会受到外围设备多少的影响。指令系统在双总线系统中，CPU对存储总线和系统总线必须有不同的指令系统。在单总线系统中，访问主存和I/O传送可使用相同的操作码，使用相同的指令，但它们使用不同的地址。吞吐量计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。它取决于信息能够多快地输入内存，CPU能够多快地取指令，数据能够多快地从内存取出或存入，以及所得结果能够多快地从内存送给一台外围设备。由于上述原因，采用双端口存储器可以增加主存的有效速度。总线的内部结构早期总线的内部结构如图所示。点击演示它实际上是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通道。这种简单的总线一般由50—100条线组成，这些线按其功能可分为三类：地址线、数据线和控制线。简单总线结构的不足之处在于：第一CPU是总线上的唯一主控者。第二总线信号是CPU引脚信号的延伸，故总线结构紧密与CPU相关，通用性较差。当代流行的总线内部结构如图点击演示它是一些标准总线，追求与结构、CPU、技术无关的开发标准，并满足包括多个CPU在内的主控者环境需求。在当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连。系统中允许有多个这样的处理器模块。而总线控制器完成几个总线请求者之间的协调与仲裁。整个总线分成如下四部分：1.数据传送总线：由地址线、数据线、控制线组成。2.仲裁总线：包括总线请求线和总线授权线。中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断认可线。公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。
浙公网安备 33021202002483