MCS-51单片机原理及嵌入式系统应用 教学课件 ppt 作者 王忠飞 第1－5章 第2章

第2章　MCS-51系列单片机硬件内核第2章　MCS-51系列单片机硬件内核2.1MCS-51系列单片机的引脚配置及其特性2.2MCS-51系列单片机的内部结构2.3MCS-51系列单片机的I/O端口2.4MCS-51系列单片机的存储器2.5MCS-51系列单片机的复位及时钟信号2.6MCS-51系列单片机的节电模式习题二第2章　MCS-51系列单片机硬件内核2.1MCS-51系列单片机的引脚配置及其特性　　MCS-51系列单片机的引脚配置如图2-1所示。第2章　MCS-51系列单片机硬件内核图2-1MCS-51系列单片机引脚配置第2章　MCS-51系列单片机硬件内核第2章　MCS-51系列单片机硬件内核　　下面分别介绍各引脚的功能。　　●VCC：供电电源的正输入端。如果为5V器件，则VCC与供电电源的＋5V输出相连。　　●GND：供电电源地和信号参考地(Ground)。GND直接与供电电源的地连接。　　●RST：复位信号输入端。在这个引脚上输入大于两个机器周期宽度的高电平信号时，MCS-51单片机将被复位，当该高电平保持时，CPU一直处于复位状态。当RST引脚上的高电平被撤消转为低电平后(CPU被复位之后)，CPU将从程序的起点重新开始顺序执行程序，即CPU进入运行状态。第2章　MCS-51系列单片机硬件内核第2章　MCS-51系列单片机硬件内核第2章　MCS-51系列单片机硬件内核第2章　MCS-51系列单片机硬件内核　　●XTAL1：外部晶体振荡器的输入端。该引脚与内部反相振荡器放大器以及内部时钟 电路 模拟电路李宁答案12数字电路仿真实验电路与电子学第1章单片机复位电路图组合逻辑电路课后答案 相连接。　　●XTAL2：内部反相振荡器放大器的输出端。　　●P0.0～0.7：8位并行可编程输入/输出端口。P0.0～0.7包括8个引脚，集合名称为P0端口，可以位寻址。大多数的MCS-51系列单片机的P0端口都采用双向开漏极结构，作为输出端口时，每个引脚最多可以驱动8个TTL负载，当向该端口的引脚写“1”时，这些引脚可以作为高阻输入端口。　　在CPU访问外部程序存储器或数据存储器期间，P0端口分时复用作为8位数据总线和低8位地址总线，在该模式下，大多数的MCS-51系列单片机的P0端口都带有内部强上拉电阻。对于那些片内带有程序存储器的MCS-51系列单片机来讲，在对其片内程序存储器写入(即编程)期间，P0端口还可以作为程序代码的并行输入端口，在此期间如果需要写入校验操作，必须使用外部上拉电阻。第2章　MCS-51系列单片机硬件内核　　●P1.0～1.7：8位并行可编程输入/输出端口。P1.0～1.7包括8个引脚，集合名称为P1端口，可以位寻址。大多数的MCS-51系列单片机的P1端口都采用带有内部上拉电阻的双向结构，作为输出端口使用时，P1端口的驱动器可以驱动4个TTL负载；作为输入端口使用时，一般还需要外部上拉或下拉电阻。对于那些片内带有程序存储器的MCS-51系列单片机来讲，在对其片内程序存储器写入(即编程)和校验期间，P1端口还可以作为低8位地址的输入端口。　　另外，对于8032内核的8752和78E52等单片机来讲，这些器件的P1口部分引脚还具有第二功能，见 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 2-1。P1.0和P1.1可以分别配置为定时/计数器2的外部计数信号的输入端(P1.0/T2)和触发信号输入端(P1.1/T2EX)。第2章　MCS-51系列单片机硬件内核表2-18032的P1端口的第二功能 引脚 第二功能名称 第二功能 P1.0 T2 定时/计数器2的外部计数信号的输入端 P1.1 T2EX 定时/计数器2的捕获或重装触发信号输入端第2章　MCS-51系列单片机硬件内核　　●P2.0～2.7：8位并行可编程输入/输出端口。P2.0～2.7包括8个引脚，集合名称为P2端口，可以位寻址。大多数的MCS-51系列单片机的P2端口都采用带有内部上拉电阻的双向结构，作为输出使用时，P2端口的驱动器可以驱动4个TTL负载；作为输入使用时，一般还需要外部上拉或下拉电阻。　　当CPU处于访问外部16位地址时(使用MOVX@DPTR，A或MOVXA，@DPTR等指令)，根据DPTR的值，P2端口发送出高8位地址信号，在这种模式下应用时，P2口内部具有强上拉电阻。当CPU访问外部8位地址时(使用MOVX@R0，A或MOVXA，@R0等指令)，P2端口发送的数据取决于特殊功能寄存器P2的 内容 财务内部控制制度的内容财务内部控制制度的内容人员招聘与配置的内容项目成本控制的内容消防安全演练内容 。对于那些片内带有程序存储器的MCS-51系列单片机来讲，在对其片内程序存储器写入(即编程)和校验期间，P2端口还可以作为高8位地址和某些控制信号的输入端。第2章　MCS-51系列单片机硬件内核　　●P3.0～3.7：8位并行可编程输入/输出端口。P3.0～3.7包括8个引脚，集合名称为P3端口，可以位寻址。大多数的MCS-51系列单片机的P3端口都采用带有内部上拉电阻的双向结构，当向该端口的任何位写“1”时，由于内部上拉电阻的作用，对应的引脚保持高电平；当外部被强制为低电平时，P3端口的对应引脚将为外部负载提供电流。　　P3端口的每一个引脚都具有第二功能，见表2-2。对于那些片内带有程序存储器的MCS-51系列单片机来讲，在对其片内程序存储器写入(即编程)和校验期间，P3端口还可以作为某些控制信号的输入端。第2章　MCS-51系列单片机硬件内核表2-2P3端口的第二功能 引脚 第二功能名称 第二功能 P3.0 RxD 通用异步串行(UART)通信口的数据信号输入端 P3.1 TxD 通用异步串行(UART)通信口的数据信号输出端 P3.2 INT0 外部中断0的触发信号输入端，可编程低电平或下降边沿触发 P3.3 INT1 外部中断1的触发信号输入端，可编程低电平或下降边沿触发 P3.4 T0 定时器/计数器0的外部计数信号的输入端 P3.5 T1 定时器/计数器1的外部计数信号的输入端 P3.6 外部数据存储器的写控制信号输出端(低电平有效) P3.7 外部数据存储器的读控制信号输出端(低电平有效)_1204958183.unknown_1204958195.unknown第2章　MCS-51系列单片机硬件内核2.2MCS-51系列单片机的内部结构　　MCS-51系列单片机都具有基本相同的内部结构，其内部组成如图2-2所示。　　MCS-51系列单片机的基本内核包括ALU(算术逻辑运算单元)、ACC(累加器)、PSW(程序状态字)、SP(堆栈指针)、PC(程序计数器)、DPTR(数据指针)、RAM(静态随机存储器)、ROM(只读存储器)、I/O(输入/输出)端口以及时钟和控制信号等部件。这些部件通过内部数据总线相互连接。需要注意的是，对于那些ROM-less型的MCS-51系列单片机来讲其片内ROM是不存在的，譬如8031和8032、DS80C320等器件的内部都没有ROM。第2章　MCS-51系列单片机硬件内核图2-2MCS-51系列单片机内部功能结构第2章　MCS-51系列单片机硬件内核　　1．ALU(算术逻辑运算单元)　　ALU是MCS-51单片机的运算器核心，所有的算术运算和逻辑运算都是由它来完成的。ALU是由门电路组成的功能网络，没有记忆功能，在时钟和控制信号的控制下，可以完成不同的操作。ALU与内部总线相连接，以便从内部寄存器接收数据信息或将数据结果输出到数据总线上，再将其传送给内部寄存器。　　ALU与位处理器、暂存寄存器(ALUREG1/2)、累加器(ACC)和程序状态字寄存器(PSW)等一起构成MCS-51单片机内部的执行单元。执行单元的任务是进行算术运算、逻辑运算及偏移地址计算，向单片机内部的其它功能单元提供指令执行结果的数据和偏移地址，并对PSW进行管理。第2章　MCS-51系列单片机硬件内核　　MCS-51系列单片机的执行单元可以直接执行8位的数值加、减、乘和除等基本算术运算，同时还可以直接完成8位的逻辑“与”、“或”、“异或”、“循环移位”、“取反”以及“清零”等逻辑运算。由于MCS-51系列单片机内部带有位处理器(俗称布尔处理器)，因此MCS-51系列单片机还提供位逻辑运算，包括“置位”、“清零”、“取反”以及位判断操作。第2章　MCS-51系列单片机硬件内核　　2．ACC(累加器)　　ACC是一个8位的累加器(某些情况可以简写为A)。ACC具有两种功能：其一，ACC作为普通的通用寄存器，可以暂存数据，在传送数据时，可以作为目的寄存器或源寄存器，其内部的8个位都支持位操作，分别被称做ACC.0～ACC.7；其二，ACC可以作为算术和逻辑运算单元的目的寄存器或源寄存器，并存储运算结果，在ALU执行乘法和除法运算时必须使用ACC作为其源寄存器和结果寄存器使用。　　ACC是执行单元的关键部件之一。第2章　MCS-51系列单片机硬件内核　　3．PSW(程序状态字)　　PSW是一个8位的动态寄存器，其各个位的值反映了程序的执行状态信息。其内部的8个位都支持位操作，分别被称做PSW.0～PSW.7。PSW的各位定义如下： D7 D6 D5 D4 D3 D2 D1 D0 PSW Cy AC F0 RS1 RS0 OV — P第2章　MCS-51系列单片机硬件内核　　在PSW中除了PSW.1是保留位，未被使用外，其它7个位的意义如下：　　●P(PSW.0)：累加器ACC内容的奇偶校验位。在程序执行过程中，每执行一条指令后CPU自动按ACC的内容将P清零或置位。规则是：ACC的8个位中值为1的位个数是奇数个时，P被自动置位(P＝“1”)；否则，P被自动清零(P＝“0”)。　　P在异步串行通信过程中有特殊意义，使用该位可以容易实现奇偶校验，常用于接收方检验接收到的数据是否有误。第2章　MCS-51系列单片机硬件内核　　●OV(PSW.2)：算术运算结果溢出标志位。在执行数值算术加法和减法运算时，根据执行过程中位6和位7的进位或借位情况，CPU自动将OV置位(OV＝“1”)或清零(OV＝“0”)。具体规则：执行加法或减法过程中位6和位7中仅有一个位有进位或借位时，OV被置位，否则被清零。另外，执行数值算术乘法运算时，如果乘积大于255，OV被置位，否则被清零；在执行数值算术除法运算时，如果除数为0，OV被置位，否则被清零。第2章　MCS-51系列单片机硬件内核　　●RS0和RS1(PSW.3和PSW.4)：通用寄存器组选择控制位。这两个二进制位的组合有四种情况，分别用于指示当前运行的程序所使用的通用寄存器组别。通用寄存器组位于MCS-51系列单片机内部RAM型存储区内。RSx和通用寄存器组的对应关系见表2-3。　　●F0(PSW.5)：用户标志位。该位无特殊意义，可以利用软件对其进行置位、清零或位判断等操作。　　●AC(PSW.6)：低半字节进位标志位(或称辅助进位位)。当执行单元在执行数值算术加法和减法运算时，低4位(即低半字节)运算结果有进位或借位，AC将被自动置位，否则被自动清零。第2章　MCS-51系列单片机硬件内核表2-3通用寄存器组的选择控制 RS1RS0 组别 R0 R1 R2 R3 R4 R5 R6 R7 00 0 00H 01H 02H 03H 04H 05H 06H 07H 01 1 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH 10 2 10H 11H 12H 13H 14H 15H 16H 17H 11 3 18H 19H 1AH 1BH 1CH 1DH 1EH 1FH第2章　MCS-51系列单片机硬件内核　　●Cy(PSW.7)：进位(或借位)标志位。当执行单元在执行数值算术加法和减法运算时，运算的结果如果出现进位或借位，Cy将被自动置位(Cy＝“1”)，否则被自动清零(Cy＝“0”)。当然Cy也可以被软件置位或清零。　　PSW中的8个位都可以被软件任意置位或清零，或按字节操作同时修改8个位的值。第2章　MCS-51系列单片机硬件内核　　4．SP(堆栈指针)　　SP是一个8位的专用寄存器，它用于指示堆栈顶部在RAM中的位置。其内容可以由软件赋值或修改，当执行PUSH(进栈操作)指令时，SP先自动加1，然后将目标单元中的内容传送到堆栈区；而在执行POP(出栈操作)指令时，硬件先自动把SP所指向的堆栈区内容传送到目标单元，然后SP自动减1。MCS-51单片机的堆栈操作按照“先进后出”的原则进行。第2章　MCS-51系列单片机硬件内核　　5．PC(程序计数器)　　PC是一个16位的程序计数器。PC用于保存下一条将要执行的指令在程序存储器中的地址，按此地址CPU可以从相应的程序存储器中取指令。一般来讲，指令是顺序存放在程序存储器中的，所以程序计数器也可以称做指令地址计数器。由此可见，程序执行过程中所实现的程序跳转，就是改变PC的内容。第2章　MCS-51系列单片机硬件内核　　6．DPTR(数据指针)　　DPTR是一个16位的数据指针，由2个8位的寄存器组成，高8位是DPH，低8位是DPL。DPTR可以作为一个16位或2个独立8位的普通寄存器使用，允许软件任意对其赋值或修改。DPTR的最主要用途是用于访问CPU的外部数据存储器和I/O端口，可以访问空间的大小为216bit(即64KB)。第2章　MCS-51系列单片机硬件内核　　7．RAM(静态随机存储器)　　所有MCS-51系列单片机的片内都至少具有128B的RAM，用于执行指令时的缓存、通用寄存器和堆栈(俗称低128BRAM)。这部分RAM存储器可以采用直接地址或间接地址寻址，部分还可以位寻址。另外，MCS-51系列单片机内部的特殊功能寄存器(SFR)也是RAM型存储器，它们位于上述的128B之外。凡以标准8051为内核的MCS-51单片机内部一般都仅有128B的RAM(不包括SFR占用的空间)。凡以标准8052为内核的MCS-51单片机内部一般都有256B的RAM(不包括SFR占用的空间)。在8052内核中比8051内核中多出的128BRAM被称为高128BRAM，这部分存储器的地址范围与SFR重叠，但是，在物理上高128BRAM与SFR区域是两块相互独立的存储器。第2章　MCS-51系列单片机硬件内核　　8．ROM(只读存储器)　　对绝大多数的MCS-51单片机来讲，ROM是用于存放程序指令和常数表的存储器，这里的ROM类型包括窗口型EPROM、FlashEEPROM、OTPROM以及MaskROM等，有部分器件内部还包括另外独立的EEPROM用于存放数据。8031和8032都是ROM-less型，其它的8x51、8x52、8x54、8x58和8x516内部一般分别有4、8、16、32和64KB的ROM，这些ROM都属于程序存储器。第2章　MCS-51系列单片机硬件内核　　在MCS-51系列单片机中常见的ROM主要有下面几种类型。　　(1)窗口型EPROM采用电压编程，而擦除采用的是紫外线光照射，所以，这种存储器都有一个透明的玻璃窗，在执行擦除操作时紫外线光通过玻璃窗口照射到存储器。这种存储器一般都需要较高的编程电压(不小于12V)，编程速度较慢，而且紫外线光擦除的时间也较长(在较强紫外线光照射下至少需要10分钟)。由于太阳光包含有紫外线光成分，因此在使用窗口型EPROM时，为了防止存储器中的信息丢失，其玻璃窗口必须被遮挡。第2章　MCS-51系列单片机硬件内核　　(2) FlashEEPROM是近些年发展起来的快速电压编程电压擦除的ROM。这种EEPROM的编程和擦除必须按扇区(或页面)方式进行，编程和擦除的速度较快(譬如64KB的FlashEEPROM的擦除和编程仅需几秒)，而且一般不需要专门的编程电压。FlashEEPROM的读操作可以按字节方式进行。另外，FlashEEPROM的最大特点是可以重复多次擦除和编程，这对MCS-51系列单片机来讲，可方便用户升级内部软件，甚至可以通过在系统编程(ISP)方式升级软件，即单片机不用从目标板上取下，而直接更新单片机内部的软件。MCS-51单片机的ISP技术得以发展，应归功于FlashEEPROM的发展。第2章　MCS-51系列单片机硬件内核　　(3) OTPROM是一次性可编程只读存储器。它的优点是成本低，缺点是一旦被编程便不能被擦除或重新编程，但读操作可在任何时间重复执行。它采用的也是电压编程工艺。　　(4) MaskROM是掩膜只读存储器。这类存储器具有更低的成本，其编程工作必须在集成电路生产线上进行，在器件插入系统使用时，仅可以执行读操作。采用MaskROM型的MCS-51系列单片机包括83Cxxx等型号，其内部MaskROM中的程序指令都是在IC制造过程中写入(所以被称做“掩膜”)的。第2章　MCS-51系列单片机硬件内核　　9．I/O(输入/输出)端口　　采用8051或8052内核并使用标准DIP40封装的绝大多数MCS-51单片机都提供4个8位的双向可编程I/O端口，即Port0(P0)、Port1(P1)、Port2(P2)和Port3(P3)。这些I/O端口都可以按位操作，这对于MCS-51系列单片机在工业控制领域的应用是十分有意义的，特别是实现开关式输入/输出控制非常方便。第2章　MCS-51系列单片机硬件内核　　10．时钟和控制信号　　这个单元可以产生MCS-51单片机工作必需的时钟信号，以及执行程序指令的控制信号，它是MCS-51单片机稳定工作的保障。　　除上面提到的各功能单元外，MCS-51系列单片机内部还有通用同步/异步通信收发器(USART)、定时器/计数器(Timer/Counter)以及中断(Interrupt)等部件，请参考本 书 关于书的成语关于读书的排比句社区图书漂流公约怎么写关于读书的小报汉书pdf 后面的有关内容。第2章　MCS-51系列单片机硬件内核2.3MCS-51系列单片机的I/O端口2.3.1I/O端口的内部结构　　1．P0端口的内部结构　　P0端口的内部结构原理如图2-3所示。从结构上可以看出，P0端口的每一位都对应一个D型锁存器、一个多路选择开关、两个三态门、两个场效应管、一个非门和一个与门的结构。当P0端口用作I/O时，控制信号将使多路选择开关的输出端与D型锁存器的反相输出端连接，并且使与VCC连接的场效应管关断，此时P0端口处于源极开路输出。P0作为输出口使用时，需要外部上拉电阻，软件可以通过控制D型锁存器间接控制P0端口的输出电平状态；P0作为输入口使用时，软件通过控制读引脚信号，使三态门工作，将P0端口的电平状态直接送到CPU的内部总线上。第2章　MCS-51系列单片机硬件内核图2-3P0端口的内部结构原理第2章　MCS-51系列单片机硬件内核　　当MCS-51系列单片机需要访问外部存储器时，P0端口还可以分时复用作为8位数据总线和低8位地址总线。P0处于数据和地址总线模式工作时，控制信号将使多路选择开关的输出端与地址和数据信号连接，D型锁存器的输出不起作用，而两个场效应管的门极经过一个反相器相连，输出地址和数据信号。从P0端口读入的数据信号仍通过读引脚信号的使能控制将外部存储器的内容读到内部总线。　　P0端口能够直接驱动8个标准TTL门电路，作为I/O端口使用时，驱动MOS电路需要外加上拉电阻；作为地址和数据总线使用时，无需外加上拉电阻，可以直接驱动MOS电路。第2章　MCS-51系列单片机硬件内核　　2．P1端口的内部结构　　P1端口的内部结构原理如图2-4所示。其内部具有上拉电阻，仅可以作为I/O端口使用。P1作为输入口使用时，各个位对应的锁存器必须先锁存“1”，使输出控制的场效应管被关断，通过读引脚控制信号使能三态门，可以把外部信号读入内部总线；P1作为输出口使用时，软件通过控制锁存器的反相输出端，间接控制场效应管处于截止或饱和导通状态，此时P1端口对应引脚的电平处于逻辑“1”或逻辑“0”。第2章　MCS-51系列单片机硬件内核图2-4P1端口的内部结构原理第2章　MCS-51系列单片机硬件内核　　3．P2端口的内部结构　　P2端口的内部结构原理如图2-5所示。其内部具有上拉电阻，P2可以作为I/O端口使用。当P2作为输入口使用时，各个位对应的锁存器必须先锁存“1”，使输出控制的场效应管被关断，通过读引脚控制信号使能三态门，可以把外部信号读入内部总线。当MCS-51系列单片机需要访问外部存储器时，P2端口用于输出高8位地址信息(即作为高8位地址总线使用)，通过地址和控制信号将多路选择器的输出端与内部地址总线直接连接，此时D型锁存器不起作用。第2章　MCS-51系列单片机硬件内核图2-5P2端口的内部结构原理第2章　MCS-51系列单片机硬件内核　　4．P3端口的内部结构　　P3端口的内部结构原理如图2-6所示。其内部具有上拉电阻，可以作为I/O端口使用或第二功能使用(参见2.1节的有关内容)。当P3作为I/O端口使用时，第二功能输出控制信号必须为高电平，此时，P3端口的结构与P1端口完全相同。当P3作为第二功能使用时，各个位对应的D型锁存器的输出必须为高电平，此时，与非门的输出状态完全由第二功能输出控制信号的电平状态确定。　　作为I/O端口的输入使用时，D型锁存器和第二功能控制信号必须同时为逻辑“1”，以保证控制输出的场效应管处于关断状态，软件通过读引脚信号将外部电平状态发送到内部总线上。第2章　MCS-51系列单片机硬件内核图2-6P3端口的内部结构原理第2章　MCS-51系列单片机硬件内核　　从图2-3～2-6中可以看出，MCS-51系列单片机的4个8位双向I/O端口的输出都有D型锁存器结构，而且所有的输出锁存器都通过一个三态门反馈到内部总线中，也就是说，在作为I/O端口使用时，P0、P1、P2和P3的输出状态都可以读回到内部总线。这种结构可以非常方便地实现P0、P1、P2和P3直接作为源操作数或目的操作数，进行算术或逻辑运算。第2章　MCS-51系列单片机硬件内核2.3.2I/O端口的读写控制　　在前面的内容中已经了解了MCS-51系列单片机的4个8位双向端口的内部结构，每个I/O端口都有两种读入方法，即读锁存器的输出端和读外部引脚。　　实现两种读操作分别由相应的指令支持。读锁存器指令是将锁存器的内容取出，并进行处理，处理后的结果重新写入锁存器，这类指令实现的过程是：读→修改→写，包括ANL、ORL、XRL、JBC、CPL、INC、DEC等指令(以I/O端口或I/O端口的某个位为操作数)。 譬如： ORL　　P1，A ANL　　P1，B XRL　　P3，#30H JBC　　P1.0，SKIP CPL　　P1.0第2章　MCS-51系列单片机硬件内核　　而读引脚指令是实现外部I/O的逻辑电平读入内部总线，进而传送到内部某寄存器或某可位寻址的位中，包括MOV等指令(以I/O端口或I/O端口的某个位为操作数)。譬如： MOV　　A，P1 MOV　　C，P1.0　　从前面各端口的内部结构原理图中可知，当执行读引脚操作后，各位的锁存器状态和引脚的状态应该是相同的，而向对应的位锁存器写入某数后，相应的位引脚是否呈现与锁存器输出的状态相同的电平，必须考虑与该引脚连接的外部电路的状态。下面通过图2-7所示的按键电路来说明这里的特殊性。第2章　MCS-51系列单片机硬件内核　　在图2-7中使用P1.0实现单个按键的电路，当软件控制D型锁存器输出为“1”时，D型锁存器的反相输出端为逻辑“0”，此时输出控制的场效应管是关断的，对MCS-51单片机的内部电路来讲，由于P1端口有内部上拉电阻，那么P1.0引脚的电平应该是逻辑“1”(高电平)。但是由于外部电路的按键“PB”被按下(按键闭合)，P1.0引脚与信号地接通，这时P1.0 脚位的实际电平肯定是逻辑“0”(低电平)，也就是说，此时的D型锁存器的输出电平与相应位的引脚电平不一致，即读锁存器的结果与读引脚的结果不一致。从这个例子中可以看出，如果向锁存器写入“1”，使得对应的I/O引脚处于高阻态，则相应位的电平由与其连接的外部电路决定。第2章　MCS-51系列单片机硬件内核图2-7按键电路第2章　MCS-51系列单片机硬件内核　　作为I/O端口的输出使用时，所有的引脚都可以直接利用位操作指令进行置位或清零，也可以使用8位的字节寻址操作指令进行输出状态的修改。　　位操作指令包括SETB、CLR、CPL和JBC等；字节操作指令包括MOV、ANL、ORL、XRL、INC和DEC等。譬如：SETB　　P1.0CLR　　P1.7CPL　　P1.2JBC　　P1.0MOV　　P1，AMOV　　P3，#55H第2章　MCS-51系列单片机硬件内核　　所有这些操作都将影响内部D型锁存器的输出状态，同时也会影响对应引脚的电平状态，但是，上面提到的特殊性是例外的。　　当P0口作为8位数据数据总线和低8位地址总线使用，并且P2口作为地址总线使用时，对它们的操作都是且只能是按8位字节方式进行操作。　　当P3口作为第二功能使用时，各位必须独立使用。在作为第二功能使用时，如果软件中使用字节操作方式对P3口读或写，那么硬件将自动转换到第一功能(I/O端口)方式，即第二功能被取消。第2章　MCS-51系列单片机硬件内核2.4MCS-51系列单片机的存储器　　MCS-51系列单片机内部的存储器包括RAM和ROM(除ROM-less型之外，如8031和8032)两种类型的存储器，这些存储器容量大小的配置与器件的型号有关。　　在MCS-51系列单片机中使用的RAM都是静态RAM(即SRAM)，包括前面提到的高128BRAM和低128BRAM区域，以及SFR和部分特殊型号扩展的内部RAM。　　在MCS-51系列单片机中使用的片内ROM主要包括窗口型EPROM、FlashEEPROM、OTPROM和MaskROM等类型。第2章　MCS-51系列单片机硬件内核　　除了内部RAM和ROM外，MCS-51系列单片机的存储器还包括外部扩展的程序存储器和数据存储器。MCS-51系列单片机的外部扩展程序存储器和数据存储器使用P0口作为8位数据总线，P0和P2口分别作为低8位和高8位地址总线，地址总线宽度为16位，这样其最大寻址能力达64KB空间。　　也就是说，MCS-51单片机的存储器包括内部的程序存储器和数据存储器以及外部的程序存储器和数据存储器。第2章　MCS-51系列单片机硬件内核2.4.1MCS-51系列单片机的存储器的组成1．程序存储器的组成　　MCS-51单片机的脚是选择使用内部或外部程序存储器的控制信号，对那些类似8031和8032的ROM-less型的单片机来讲，脚永远与电源地端连接，即永远执行外部程序存储器中的指令。而对其它内部带有程序存储器的单片机来讲，脚与电源地连接时，片内程序存储器及其中的指令将不被执行，与它们对应型号的ROM-less型单片机相同。如果脚处于高电平状态，MCS-51单片机在被复位后首先执行片内程序存储器中的指令，此时片外扩展的程序存储器仅部分被使用，如图2-8所示。_1226923659.unknown第2章　MCS-51系列单片机硬件内核图2-8MCS-51单片机的程序存储器结构第2章　MCS-51系列单片机硬件内核　　在图2-8中，以片内有32KB的程序存储器为例说明了脚的电平状态与片内、片外程序存储器使用之间的关系。当脚为高电平时，允许使用片内程序存储器，但片外存储器(与片内存储器相同地址空间)的部分不能使用，那么当片内程序存储器的容量为64KB时，片外扩展为64KB存储器都不能使用；反之，当脚为低电平时，无论片内程序存储器的容量有多大，它们都不能使用。　　无论是访问片内还是片外的程序存储器，MCS-51系列单片机都使用程序计数器(PC)控制，PC的值指示程序存储器的地址，该地址存储的指令就是当前将要执行的指令码。每执行一条指令，PC的值将根据当前指令执行的情况被修改，而PC的值不断变化将使程序实现顺序执行或跳转。　　注意，图2-8中的片内或片外程序存储器的类型可以是各种各样的，不仅限于某一种ROM。_1226923659.unknown第2章　MCS-51系列单片机硬件内核　　2．数据存储器的组成　　图2-9中给出了Dallas半导体公司的80C320单片机的数据存储器结构，它属于以8052为内核的增强型单片机，与其它以8052为内核的单片机的主要不同之处是其片内多了1KB的RAM，这部分片内的RAM只能用MOVX指令访问。第2章　MCS-51系列单片机硬件内核图2-9Dallas公司的80C320单片机的数据存储器结构第2章　MCS-51系列单片机硬件内核　　MCS-51系列单片机的数据存储器包括片内RAM和外部扩展的RAM等。对那些采用标准8051内核的单片机来讲，片内RAM的容量为128B，片外可以扩展64KB的RAM或其它类型的存储器作为数据存储器。与之相比，采用标准8052内核的单片机多出了高128BRAM区域(这样采用8052内核的单片机就一共有256BRAM)。　　其它部分增强型MCS-51系列单片机还增加了0.5～8KB的片内RAM，这些RAM存储器用于存放数据记录或运算缓存，访问速度比外部扩展的同类RAM提高了1～2倍，访问这部分存储器的指令与访问外部扩展的数据存储器相同，即用MOVX指令。有关外部程序存储器和数据存储器扩展的内容请参考本书后面的有关章节。第2章　MCS-51系列单片机硬件内核2.4.2MCS-51系列单片机的特殊功能寄存器　　特殊功能寄存器(SFR)位于MCS-51单片机片内特殊的RAM区，占用地址范围为80H～FFH，最多允许有128个SFR。SFR是用于对MCS-51单片机内部各功能模块进行控制、监视和管理的控制寄存器和状态寄存器，标准的8051内核单片机内部包括21个SFR，而标准的8052内核的单片机内部包括27个SFR，其它增强型MCS-51单片机的SFR数目更多，譬如Dallas半导体公司的80C320单片机内部有46个SFR。　　以8032为例的内部SFR的操作情况如表2-4所示。第2章　MCS-51系列单片机硬件内核表2-48032内部特殊功能寄存器一览表 地址 允许位操作 仅允许字节寻址 F8H F0H B E8H E0H ACC D8H D0H PSW C8H T2CON T2MOD RCAP2L RCAP2H TL2 TH2 C0H B8H IP B0H P3 A8H IE A0H P2 98H SCON SBUF 90H P1 88H TCON TMOD TL0 TL1 TH0 TH1 80H P0 SP DPL DPH PCON第2章　MCS-51系列单片机硬件内核　　在表2-4中加粗线框内的SFR都支持位操作或者字节操作，其各位定义见表2-5。如可以用下面的指令对累加器ACC进行字节操作：　　MOV　　A，#55H也可以用下面的指令对累加器ACC中的某个位进行置位或清零操作：　　SETB　　ACC.2　； 仅对累加器A的位2置位，其它位的状态不变第2章　MCS-51系列单片机硬件内核表2-5支持位操作的SFR各位的定义 地址 SFR 位功能定义 D7 D6 D5 D4 D3 D2 D1 D0 80H P0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 88H TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 90H P1 P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 98H SCON SM0 SM1 SM2 REN TB8 RB8 TI RI A0H P2 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 A8H IE EA — ET2 ES ET1 ET0 EX1 EX0 B0H P3 P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 B8H IP — — PT2 PS PT1 PT0 PX1 PX0 C8H T2CON TF2 EXF2 RCLK TCLK EXEN2 TR2 C/ CP/ D0H PSW Cy AC F0 RS1 RS0 OV — P E0H ACC ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0 F0H B B.7 B.6 B.5 B.4 B.3 B.2 B.1 B.0_1226927237.unknown_1226927258.unknown第2章　MCS-51系列单片机硬件内核　　另外，在表2-4中虚线框内的SFR仅8032才有，而8031内部没有这6个SFR。其实，这6个SFR都是定时/计数器2(T2)需要的，由于8031内部仅有定时/计数器0(T0)和定时/计数器1(T1)两个定时计数器，而8032内部有3个定时计数器。对8032来讲，多一个T2功能单元，那么对应就多了6个SFR用于控制、监视和管理这个功能单元。　　总之，所有MCS-51单片机都是这样的，如果在其内部增加了某个功能单元，那么对应就一定会增加控制、监视和管理这个功能单元的SFR。可能增加的功能单元包括RAM数据存储器、EEPROM数据存储器、USART接口单元、ADC和DAC等。　　所有的SFR都有特殊的用途，在本书后面的章节中将详细介绍它们的功能。第2章　MCS-51系列单片机硬件内核2.5MCS-51系列单片机的复位及时钟信号　　MCS-51系列单片机的复位信号和时钟信号都是其可靠工作的保障，而且绝大多数的MCS-51单片机都必须由外部复位电路产生复位信号和外部时钟信号。2.5.1复位过程和寄存器的复位状态　　MCS-51系列单片机都带有外部复位信号的输入端，即RST脚。在MCS-51单片机有外部供电的情况下，当RST引脚被钳位于高电位(与VCC电压相同)时，MCS-51单片机处于复位状态，不执行任何指令操作；当RST引脚撤消高电位并被钳位于低电位(与GND电压相同)时，MCS-51单片机进入运行状态，并且从程序存储器的0000H地址开始顺序地取指令、执行指令。也就是说，一旦RST引脚出现复位信号(高电位)，单片机立即进入复位状态；当RST引脚的复位信号撤消，即复位结束，单片机将从程序存储器的起点处重新开始顺序执行程序。这个过程就是单片机的复位过程。第2章　MCS-51系列单片机硬件内核　　绝大多数的MCS-51单片机的复位都必须依靠外部电路来实现，实现的原则是：时钟电路工作后，在RST引脚出现宽度不小于2个机器周期的高电平信号，单片机立即进入复位状态，如果在RST引脚持续保持高电平，单片机将始终处于复位状态。　　MCS-51系列单片机退出复位状态后会影响内部一些寄存器中的内容，这些寄存器主要包括PC和SFR。下面以8031为例，复位后各寄存器中的内容如表2-6所示。第2章　MCS-51系列单片机硬件内核表2-6复位后各寄存器中的内容 序号 寄存器名称 内容 序号 寄存器名称 内容 1 PC 0000H 10 TMOD 00H 2 ACC 00H 11 TCON 00H 3 B 00H 12 TH0 00H 4 PSW 00H 13 TL0 00H 5 SP 07H 14 TH1 00H 6 DPTR 0000H 15 TL1 00H 7 P0～P3 FFH 16 SCON 00H 8 IP xxx00000B 17 SBUF xxxxxxxxB 9 IE 0xx00000B 18 PCON 0xxx0000B注：x代表不确定的内容。第2章　MCS-51系列单片机硬件内核　　MCS-51系列单片机被复位后各功能部件将根据SFR的内容工作，也就是说，SFR的内容将决定单片机的初始运行状态。具体如下：　　(1)复位后PC＝0000H，使得单片机从0000H地址开始执行程序；　　(2)复位后PSW＝00H，使得运行程序使用的通用寄存器组选择“组0”；　　(3)复位后SP＝07H，使得堆栈的初始栈底部位于07H；　　(4)复位后P0～P3都为FFH，即这些端口的D型锁存器的输出全部被锁存为“1”，使得这些双向I/O端口都处于输入状态；　　(5)复位后IP＝xxx00000B，即IP中的所有有效位均为“0”，所有中断源的优先级别都为低优先级；第2章　MCS-51系列单片机硬件内核　　(6)复位后IE＝0xx00000B，即IE中的所有有效位均为“0”，所有的中断源都被禁止，并且禁止CPU响应所有中断请求；　　(7)复位后TMOD＝00H，使得定时计数器都处于定时器状态，工作在方式0；　　(8)复位后TCON＝00H，使得所有定时计数器被禁止定时和计数；　　(9)复位后TH0、TL0和TH1、TL1都为00H，表示复位后定时计数器的初始值都为0；　　(10)复位后SCON＝00H，使得USART(通用同步和异步收发器)工作在同步串行移位寄存器方式(方式0)，并且允许同步移位接收和同步移位发送；　　(11)复位后PCON＝0xxx0000B，即PCON中的所有有效位均为“0”，表示处于非节电模式，并且波特率加倍位无效。第2章　MCS-51系列单片机硬件内核2.5.2复位和μP监控电路　　一般来讲，MCS-51系列单片机的复位电路包括上电复位电路和软复位电路。最简单的复位电路如图2-10所示，这个电路可以实现上电复位和手工软复位两种功能。其工作原理是：当打开电源的瞬间，RC串联电路开始充电，RST引脚处的电压快速上升到VCC电压，然后又通过R放电，这个阶段RST引脚的电压缓慢下降，直到RC串联电路进入稳态，以后RST脚位的电压保持低电平，MCS-51单片机复位结束并进入运行状态。整个过程中在RST脚位出现一个高电平的脉冲，只要这个高电平脉冲的宽度大于单片机的要求，那么就可实现可靠的上电复位。如果单片机处于运行状态下，按下手工复位按钮PB，RST端立即被钳位到高电平，单片机被迫进入复位状态，然后放手，PB断开，RST被R拉到低电平，单片机又进入运行状态。第2章　MCS-51系列单片机硬件内核图2-10上电复位和手工软复位电路第2章　MCS-51系列单片机硬件内核　　在工业控制应用领域，往往希望单片机能够最可靠地运行程序，按照程序的意图执行指令，这样才能保证执行机构被单片机可靠地控制和监视，不出现误动作。但是，往往事与愿违，由于外部工作环境等因素的干扰造成单片机程序“跑飞”，或意外地进入“死循环”等，无法正确按照软件的意图执行指令，这样控制系统可能会使控制机构动作紊乱或出现死机现象。为了避免这种情况的发生，就需要为单片机增加运行监控电路，也即所谓的μP监控电路或“看门狗”(Watchdog)电路。第2章　MCS-51系列单片机硬件内核　　μP监控电路实现了对单片机程序运行状态的监视，一旦出现单片机程序“跑飞”或进入意外的“死循环”时，该电路能够发出单片机复位脉冲，将单片机复位后，重新开始执行程序，避免单片机死机。下面以一种较常用的μP监控集成电路——MAX813L为例说明如何为MCS-51系列单片机的外围增加监控电路。　　MAX813L是Maxim半导体公司推出的适合于MCS-51系列单片机的监控专用IC。该IC的PDIP8封装图见图2-11，各引脚功能见表2-7，内部结构原理见图2-12。它能够提供上电复位、手工复位、供电电压监控、软件运行监控等四种功能，复位输出信号的有效电平为高电平，复位脉冲的有效宽度为200ms。第2章　MCS-51系列单片机硬件内核 图2-11MAX813L的引脚排列第2章　MCS-51系列单片机硬件内核表2-7MAX813L的引脚功能 引脚 功能 引脚 功能 MR 手工复位输入 WDO Watchdog复位输出 VCC 供电电源 RESET 复位输出 GND 电源地 WDI Watchdog输入 PFI 监控电压输入 PFO 监控电压输出第2章　MCS-51系列单片机硬件内核图2-12MAX813L的内部结构原理第2章　MCS-51系列单片机硬件内核　　从图2-12中可以看出，MAX813L通过其内部的比较器监控VCC，为单片机产生上电复位信号；可以在MR外部连接一个手工复位按钮，当复位按钮按下时，在MR引脚出现低电平，为单片机产生一个手工复位信号；另一个电压比较器可以对单片机的供电电源进行监控，该比较器的反相输入端已经与1.25V的内部基准电压源连接，使用时只需要外接2只电阻以监控单片机的供电电源，一旦该电源电压低于门限电压，MAX81L即可产生一个“电源过低”的报警信号输出；MAX813L内部包括一个1秒定时的Watchdog定时器，单片机在运行程序时，用周期小于1秒的脉冲信号不断地发送给WDI以清除Watchdog定时器，使其不会溢出。一旦出现单片机失控、程序“跑飞”或陷入意外的“死循环”等情况，MAX813L的Watchdog定时器不能被及时清零，1秒后Watchdog定时器溢出，MAX813L将输出一个Watchdog定时器溢出的复位信号给单片机。第2章　MCS-51系列单片机硬件内核　　图2-13给出了MAX813L的一种应用电路。它可以向U1(8051)提供上电复位信号、手工复位信号、Watchdog软件监控复位信号和VCC电压过低报警复位信号。实现的方法是将Watchdog的定时器溢出报警输出信号、VCC电压过低的报警输出信号与手工复位输入信号连接在一起，将Watchdog溢出报警和VCC欠压报警都作为手工复位信号去复位U1(8051)。第2章　MCS-51系列单片机硬件内核图2-13MAX813L的一种应用电路第2章　MCS-51系列单片机硬件内核　　其中R1和R2是监控VCC电压的分压电阻，由于MAX813L内部的比较器反相输入端的基准电压为1.25V，因此R1和R2的选择可以按照下面的过程确定。VCC电压降到复位门限电压VCCmin，这时MAX813L内部比较器输出一个有效的PFO信号的条件是：可以得到R1和R2的比值为　　当希望VCC的最小门限电压为4.5V时，那么R2/R1≤1/3.6，可以选择R1和R2的阻值分别为36kΩ和10kΩ，这时如果VCC电压降到4.5V或4.5V以下，它将令8051复位。第2章　MCS-51系列单片机硬件内核　　另外，MAX813L的WDI与U1(8051)的P1.0连接，U1内的软件在被执行时，从P1.0脚输出一个周期小于1秒的清除Watchdog定时器的脉冲信号，确保MAX813L的Watchdog定时器不会溢出。当软件正常执行时，该周期信号由软件产生，而软件执行异常或单片机死机时，不能产生这个周期性的“喂狗”信号，MAX813L自动将单片机复位。　　在图2-13的MAX813L的应用电路中，MAX813L仅起到电压监控、程序“跑飞”或死机监控功能，监控的实现也只能是将被监控的单片机“唤醒”和复位，令单片机重新开始执行程序，并没有提高单片机的稳定性和可靠性。如果单片机的软件不可靠、供电电源不稳定而使用MAX813L作为监控电路，只会是单片机频繁被复位。所以，可靠稳定的单片机系统不能仅靠外围的μP监控电路来保证，还必须有稳定可靠的软件和良好的工作环境等。第2章　MCS-51系列单片机硬件内核2.5.3时钟电路　　MCS-51系列单片机的时钟电路包括片内的振荡电路和外部振荡器电路两部分。　　1．MCS-51系列单片机的片内振荡电路结构　　MCS-51系列单片机片内有一个用于构成稳定振荡器的高增益反相放大器，XTAL1和XTAL2引脚分别是该反相放大器的输入端和输出端，在整个MCS-51系列单片机的时钟电路中，该放大器与作为反馈元件的外部晶体或陶瓷谐振器一起构成了一个稳定的自激振荡器电路。图2-14给出了MCS-51单片机的振荡器原理电路。第2章　MCS-51系列单片机硬件内核图2-14内部时钟电路原理第2章　MCS-51系列单片机硬件内核　　在图2-14中使用的外部并联电容C1和C2的大小会影响振荡器频率的稳定性和温度特性，另外还会影响振荡器电路起振的速度。C1和C2的大小在5～30pF之间选择，确定C1和C2的大小可以根据实际使用的MCS-51单片机的要求。振荡器电路的晶体或陶瓷谐振器的频率可在1～24MHz之间选择。　　图2-14中的　　信号是特殊功能寄存器PCON(PCON.1)的一个控制位，用于控制MCS-51单片机进入低功耗掉电模式(PowerDownMode)，在这个模式下工作将关闭振荡器，单片机内部的其它功能部件也随之停止工作，这时单片机将消耗的功率降到最低。从图2-14中可以看出，实现　　信号控制振荡器停止工作，是将与非门的　　输入端钳位于　　的有效电平信号(低电平)，与非门的输出将保持高电平，达到迫使振荡器电路停止工作的目的。有关MCS-51系列单片机的低功耗技术在下一节中有详细阐述。第2章　MCS-51系列单片机硬件内核 图2-15外部时钟电路第2章　MCS-51系列单片机硬件内核　　2．MCS-51系列单片机使用外部时钟方式　　当使用外部时钟源时，XTAL1是外部时钟信号的输入端，而XTAL2引脚应悬空，如图2-15所示。如果使用外部时钟信号源作为MCS-51单片机的时钟，建议严格按照单片机制造商的 手册 华为质量管理手册 下载焊接手册下载团建手册下载团建手册下载ld手册下载 设计，因为不同的MCS-51单片机制造商所提供的单片机所要求的最高时钟频率、占空比等都不相同。第2章　MCS-51系列单片机硬件内核　　3．MCS-51系列单片机时钟信号　　MCS-51单片机使用的晶体或谐振器时钟信号或外部时钟信号(OSC，下面称为晶体振荡器)是单片机系统时钟的基准时钟信号