第五章时序逻辑电路5.1时序逻辑电路的一般
分析
定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析
方法5.2计数器5.3寄存器与移位寄存器5.4时序逻辑电路的设计方法时序逻辑电路的基本概念一、时序逻辑电路的结构及特点时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路的特点：（1）含有记忆元件（最常用的是触发器）。（2）具有反馈通道。一、分析时序逻辑电路的一般步骤1．由逻辑图写出下列各逻辑方程式：（1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。6.1时序逻辑电路的一般分析方法二、同步时序逻辑电路的分析举例例6.2.1：试分析如图所示的时序逻辑电路。解：1、写方程式该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：（2）写出驱动方程：2、求状态方程。（写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程）3、作状态转换表及状态图①当X=0时：触发器的次态方程简化为：作出X=0的状态表：输出方程简化为：现态次态输出Q1nQ0nQ1n+1Q0n+1Z000101100100001②当X=1时：触发器的次态方程简化为：作出X=1的状态表：将X=0与X=1的状态图合并起来得完整的状态图。输出方程简化为：各触发器的次态方程：现态次态输出Q1nQ0nQ1n+1Q0n+1Z001010011010000根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。4、画时序波形图。5、逻辑功能分析：当X=1时，按照减1规律从10→01→00→10循环变化，并每当转换为00状态（最小数）时，输出Z=1。该电路一共有3个状态00、01、10。当X=0时，按照加1规律从00→01→10→00循环变化，并每当转换为10状态（最大数）时，输出Z=1。所以该电路是一个可控的3进制计数器。CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态。）三、异步时序逻辑电路的分析举例例6.2.2：试分析如图所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下：（1）写出各逻辑方程式。①时钟方程：CP0=CP（时钟脉冲源的上升沿触发。）②输出方程：③各触发器的驱动方程：（3）作状态转换表。（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：（CP由0→1时此式有效）（Q0由0→1时此式有效）现态次态输出时钟脉冲Q1nQ0nQ1n+1Q0n+1ZCP1CP0CP1=Q0①时钟方程：CP0=CP001000↑↑1111↑0101010↑↑0100↑0（4）作状态转换图、时序图。（5）逻辑功能分析该电路一共有4个状态00、01、10、11，在CP作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。
浙公网安备 33021202002483