习题五
5.1 填空题
(1) 一个五位二进制加法计数器,由 00000 状态开始,问经过 169 个输入脉
冲后,此计数器的状态为 01001。
(2) 某寄存器由 D 触发器构成,有 4 位代码要存储,此寄存器必须有 4 个触
发器。
(3) 在异步时序电路中,各触发器状态的变化不是同时发生的,所以没有统
一的时钟 CP。
(4) 描述同步时序电路有三组方程,指的是驱动方程、状态方程和输出方程。
(5) 在设计时序电路时,对原始状态表中的状态化简,其目的是合并等价状
态。
(6) 在设计同步时序电路时,常利用文字卡诺图来选型。
a) 若大 R 和大 S 能圈在一起,应选 T 触发器;
b) 若大 R 和小 s 能圈在一起,应选 D 触发器;
c) 若大 R 和大 S 不能圈在一起,大 S 与小 s 也不能圈在一起,应选 JK 触
发器。
(7) 移位寄存器除寄存功能外,还有移位功能。
(8) 顺序(节拍)脉冲发生器就是用来产生一组按照事先规定的顺序脉冲的
电路。
(9) 时序逻辑电路产生竞争-冒险现象包含两个方面:一方面是组合逻辑电路
部分可能发生的竞争-冒险现象;另一方面是存储电路工作过程中发生的竞争-
冒险现象。
(10) 图 P5.1 是用计数器和数据选择器组成的序列信号发生器。其序列信号输
出Y =00010111。
74
LS
16
1
74
LS
15
2
图 P5.1 用计数器和数据选择器组成的序列信号发生器
5.2 试分析图 P5.2 时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出
方程,画出电路的状态转换图。A 为输入逻辑变量。
图 P5.2
解:
(1)驱动方程为:
n
1 2
n n
2 2 1
D A Q
D A Q Q
⎧ = ⋅⎪⎨ = ⋅ ⋅⎪⎩
(2)状态方程为:
n 1 n
1 1 2
n 1 n n n n
2 2 2 1 1 2
Q D A Q
Q D A Q Q A Q A Q
+
+
⎧ = = ⋅⎪⎨ = = ⋅ ⋅ = ⋅ + ⋅⎪⎩
(3)输出方程为:
n n
2 1Y A Q Q= ⋅ ⋅
(4)电路的状态转换图为:
5.3 试分析图 P5.3 时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出
方程,画出电路的状态转换图。检查电路能否自启动。
图 P5.3
解:
(1)驱动方程为:
n n
1 3 2 1
n n n
2 1 2 3 1
n n n
3 2 1 3 2
J Q Q , K A
J Q , K Q Q
J Q Q , K Q
⎧ = =⎪⎪ = =⎨⎪ = =⎪⎩
(2)状态方程组为:
n 1 n n n n n
3 3 2 1 3 2
n 1 n n n n n
2 2 1 3 2 1
n 1 n n n n n
1 3 1 2 1 1
Q Q Q Q Q Q
Q Q Q Q Q Q
Q Q Q Q Q AQ
+
+
+
⎧ = +⎪ = +⎨⎪ = + +⎩
(3)输出方程为:
n n n n
3 2 3 2Y Q Q Q Q= =
(4)设 n n n3 2 1Q Q Q 000= ,列状态转换表如下:
A n3Q
n
2Q
n
1Q
n 1
3Q
+ n 12Q
+ n 11Q
+ Y
1 0 0 0 0 0 1 0
1 0 0 1 0 1 0 0
1 0 1 0 0 1 1 0
1 0 1 1 1 0 0 0
1 1 0 0 1 0 1 0
1 1 0 1 1 1 0 0
1 1 1 0 0 0 0 1
1 1 1 1 0 0 0 1
0 0 0 0 0 0 1 0
0 0 0 1 0 1 1 0
0 0 1 1 1 0 1 0
0 1 0 1 1 1 1 0
0 1 1 1 0 0 1 1
0 0 1 0 0 1 1 0
0 1 0 0 1 0 1 0
0 1 1 0 0 0 0 1
(5)状态转换图如下:
A=1 时:
A=0 时:
由图可见,当 A=1 时,为有自启动能力的同步七进制计数器;当 A=0 时,为有
自启动能力的同步四进制计数器。
5.4 试分析图 P5.4 时序电路的逻辑功能,画出电路的状态转换图,检查电路能否
自启动,说明电路实现的功能,A 为输入变量。
C1
1J
1K
=1
C1
1J
1K
1
&
&
&
1
Q1 Q2
Y
CP
A
FF1 FF2
图 P5.4
解:
(1)驱动方程为:
1 1
n
2 2 1
J K 1
J K A Q
= =⎧⎨ = = ⊕⎩
(2)状态方程为:
n 1 n
1 1
n 1 n n
2 2 1
Q =Q
Q A Q Q
+
+
⎧⎨ = ⊕ ⊕⎩
(3)输出方程为:
n n n n n n n n
2 1 2 1 2 1 2 1Y AQ Q AQ Q AQ Q AQ Q= ⋅ = +
(4)列状态转换表如下:
A n2Q
n
1Q
n 1
2Q
+ n 11Q
+ Y
0 0 0 0 1 1
0 0 1 1 0 0
0 1 0 1 1 0
0 1 1 0 0 0
1 0 0 1 1 0
1 1 1 1 0 1
1 1 0 0 1 0
1 0 1 0 0 0
(5)画状态转换图如下:
00
Q2Q1A/Y
01
1011
0/1
1/0
0/0
0/0
1/0
1/1
0/01/0
由状态转换图可知,电路为一可控同步 2 位二进制计数器,A=0 时,为加法模 4
计数器,当 A=1 时,为减法模 4 计数器。
5.5 试分析图 P5.5 时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出
方程,画出电路的状态转换图。检查电路能否自启动。
C1
1J
1K
&
C1
1J
1K&
&
C1
1J
1K
&
C1
1J
1K
& &
1 Q0 Q1
Q2 Q3
CP
Y
图 P5.5
解:
(1)驱动方程为:
0 0
n n n n
1 0 1 3 1 0
n n n n
2 0 3 2 0 1
n n n
3 0 1 2
J K 1
J Q Q Q ,K Q
J Q Q ,K Q Q
J Q Q Q
= =⎧⎪ = ⋅ =⎪⎨ = ⋅ = ⋅⎪⎪ =⎩
(2)状态方程组为:
n 1 n n n n n n
3 0 1 2 3 0 3
n 1 n n n n n n
2 0 2 3 0 1 2
n 1 n n n n n n
1 0 1 2 3 0 1
n 1 n
0 0
Q Q Q Q Q Q Q
Q Q Q Q Q Q Q
Q Q Q Q Q Q Q
Q Q
+
+
+
+
⎧ = +⎪ = + ⋅⎪⎨ = +⎪⎪ =⎩
(3)输出方程为:
n n n n
3 2 1 0Y Q Q Q Q=
(4)列状态转换表如下:(令 n n n n3 2 1 0Q Q Q Q 0000= )
n
3Q
n
2Q
n
1Q
n
0Q
n 1
3Q
+ n 12Q
+ n 11Q
+ n 10Q
+ Y
0 0 0 0 1 0 0 1 1
1 0 0 1 1 0 0 0 0
1 0 0 0 0 1 1 1 0
0 1 1 1 0 1 1 0 0
0 1 1 0 0 1 0 1 0
0 1 0 1 0 1 0 0 0
0 1 0 0 0 0 1 1 0
0 0 1 1 0 0 1 0 0
0 0 1 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0
1 0 1 0 0 1 0 1 0
1 0 1 1 1 0 1 0 0
1 1 0 0 0 0 1 1 0
1 1 0 1 1 1 0 0 0
1 1 1 0 0 1 0 1 0
1 1 1 1 1 1 1 0 0
(5)画状态转换图如下:
5.6 分析图P5.6 所示的时序电路,并画出在时钟 CP 作用下 Q2 的输出波形(设
初始态为全 0 状态),并说明 Q2 输出与时钟 CP 之间的关系。
CP
1D
C1
1D
C1
1D
C1
=1 1 2 3
Q1
Q1
Q2
Q2
Q3
Q3
Q2
图 P5.6
解:
(1)驱动方程为:
n
1 1
n
2 2
n
3 3
D Q
D Q
D Q
⎧ =⎪ =⎨⎪ =⎩
为三个 T’-FF
(2)状态方程组为:
n 1 n
3 3 3 3Q D Q CP
+ = = ⋅ ( 3CP 为 2Q 上升沿)
n 1 n
2 2 2 2Q D Q CP
+ = = ⋅ ( 2CP 为 1Q 上升沿)
n 1 n
1 1 1 1Q D Q CP
+ = = ⋅ ( 1CP 为 3CP Q⊕ 上升沿)
画波形图如下( n n n3 2 1Q Q Q 000= ):
由图知,
2Q CP
T 3.5T= ,故 2Q 为 CP 的 3.5 分频。
5.7 分析图 P5.7的计数器电路,说明这是多少进制的计数器。十进制计数器 74160
的功能表与 74LS161 基本相同,具体见表 5.5.4。
图 P5.7
解:七进制计数器。
5.8 分析图 P5.8 的计数器电路,画出电路的状态转换图,说明这是多少进制的计
数器。十六进制计数器 74LS161 的功能表如表 5.5.4 所示。
Q0 Q1 Q2 Q3
ET
EP
CP
Y
1
CP
74160
D0 D1 D2 D3
C
LD
RD
&
1
图 P5.8
解:十进制计数器,“1010”为瞬态。
5.9 试用 4 位同步二进制计数器 74LS161 接成十二进制计数器,标出输入、输出
端。可以附加必要的门电路。74LS161 的功能表见表 5.5.4。
解:(1)清零法 (2)置数归零法
Q0 Q1 Q2 Q3
ET
EP
CP
1
CP
74LS161
D0 D1 D2 D3
C
LD
RD
&
1
Q0 Q1 Q2 Q3
ET
EP
CP
1
CP
74LS161
D0 D1 D2 D3
C
LD
RD
&
1
5.10 试分析图 P5.9 的计数器在 M=1 和 M=0 时各为几进制。74160 的功能表见
74161 功能表 5.5.4。
图 P5.9
解:M=1 时,六进制;M=0 时,八进制。
5.11 图 P5.10 电路是可变进制计数器。试分析当控制变量 A 为 1 和 0 时电路各
为几进制计数器。74LS161 的功能表见表 5.5.4。
Q0 Q1 Q2 Q3
ET
EP
CP
Y
1
CP
74LS161
D0 D1 D2 D3
C
LD
RD
&
1
≥1&
A
图 P5.10
解:A=1 时,十二进制;A=0 时,十进制。
5.12 分析图 P5.11 给出的计数器电路,画出电路的状态转换图,说明这是几进制
计数器。74LS90 的功能表见表 P5-1。
Q0 Q1 Q2 Q3
R01
R02
CP0 CP1
S91
S92
&
&
&
1
CP
Y
图 P5.11
表 P5-1 74290 功能表
输入 输出功能
CP R0(1) R0(2) S9(1) S9(2) Q3 Q2 Q1 Q0
φ H H L φ L L L L
φ H H φ L L L L L
φ φ φ H H H L L H
↓ φ L φ L 计数
↓ L φ L φ 计数
↓ L φ φ L 计数
↓ φ L L φ 计数
解:状态转换图如下:
为七进制计数器。
5.13 试分析图 P5.12 计数器电路的分频比(即 Y 与 CP 的频率之比)。74LS161
的功能表见正文中表 5.5.4。
图 P5.12
解:fY : fCP = 1 : 63
5.14 图 P5.13 电路是两片同步十进制计数器 74160 组成的计数器,试分析这是多
少进制的计数器,两片之间是几进制。74160 的功能表见 74161 功能表 5.5.4。
Q0 Q1 Q2 Q3
ET
EP
CP
74160 1
D0 D1 D2 D3
C
LD
RD
Q0 Q1 Q2 Q3
ET
EP
CP
74160 1
D0 D1 D2 D3
C
LD
RD
1
1
CP
1
Y
图 P5.13
解:三十进制的计数器,片间为十进制。
5.15 分析图 P5.14 给出的电路,说明这是多少进制的计数器,两片之间是多少进
制。74LS161 的功能表见正文中表 5.5.4。
Q0 Q1 Q2 Q3
ET
EP
CP
74LS161 1
D0 D1 D2 D3
C
LD
RD
Q0 Q1 Q2 Q3
ET
EP
CP
74LS161 2
D0 D1 D2 D3
C
LD
RD
1
CP
&
Y
图 P5.14
解:八十三进制;片间为十六进制。
5.16 用同步十进制计数器芯片 74160 设计一个三百六十五进制的计数器。要求
各位为十进制关系。允许附加必要的门电路。74160 的功能表见 74161 功能表见
正文中表 5.5.4。
解:(1)反馈归零法
(2)置数归零法
Q0 Q1 Q2 Q3
EP
ET
CP
74160 1
D0 D1 D2 D3
C
LD
RD
Q0 Q1 Q2 Q3
EP
ET
CP
74160 2
D0 D1 D2 D3
C
LD
RD
Q0 Q1 Q2 Q3
EP
ET
CP
74160 3
D0 D1 D2 D3
C
LD
RD
CP
1
1 1
&
1
5.17 设计一个数字电路,要求能用七段数码管显示从 0 时 0 分 0 秒到 23 时 59
分 59 秒之间的任一时刻。
解:略。
5.18 分析图 P5.15 所示电路,请画出在时钟 CP 作用下 f0 的输出波形,并说明 f0
和时钟 CP 之间的关系。
图 P5.15
解: 0 2Q Q= ⋅f , 2Q Q CP= ⋅ ↓
0f 为 CP 的十分频。
5.19 图 P5.16 所示电路是用二-十进制优先编码器 74LS147 和同步十进制计数器
74160 组成的可控分频器,试说明当输入控制信号 A、B、C、D、E、F、G、H、
I 分别为低电平时由 Y 端输出的脉冲频率各为多少。已知 CP 端输入脉冲的频率
为 10kHZ。74160 的功能表见正文中表 5.5.4。
I1
I2
I3
I4
I5
I6
I7
I8
I9
Y0
Y1
Y2
Y3
1
1
1
1
Q0
Q1
Q2
Q3
ET EPCP
D0
D1
D2
D3
CLDRD
A
B
C
D
E
F
G
H
I
CP
1
1 1
Y
图 P5.16
解:ABCDEFGHI 分别为低电平时由 Y 端输出的脉冲频率各为10 kHZ
9
、10 kHZ
8
、
10 kHZ
7
、10 kHZ
6
、2kHZ、10 kHZ
4
、10 kHZ
3
、2kHZ、10kHZ 。
5.20 试用同步十进制可逆计数器 74LS190和二-十进制优先编码器 74LS147设计
一个工作在减法计数状态的可控分频器。要求在控制信号 A、B、C、D、E、F、
G、H 分别为 1 时分频比对应为 1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190
的逻辑图和功能表请查阅有关资料。可以附加必要的门电路。
解:
I1
I2
I3
I4
I6
I7
I8
I9
Y0
Y2
A
I5
Y1
Y3
1
1
1
1
1
1
1
1
1
B
C
D
E
F
G
H
I
1
1
1
1
D0
D2
D1
D3
U/D
S
LD C/B
Q0
Q2
Q1
Q3
1 CP1
CP
1
5.21 图 P5.17 是一个可以移位寄存器型计数器,试画出它的状态转换图,说明这
是几进制计数器,能否自启动。
C1
1D
C1
1D
C1
1D
FF3FF2FF1
CP
Q1 Q2
≥1
≥1
=1
&
Q3
Y
图 P5.17
解:
(1)驱动方程为:
n n n n n n
1 3 2 3 2 3 2
n
2 1
n
3 2
D (Q Q ) Q Q Q Q
D Q
D Q
⎧ = ⊕ + + = +⎪ =⎨⎪ =⎩
(2)状态方程组为:
n 1 n
3 3 2
n 1 n
2 2 1
n 1 n n
1 1 3 2
Q D Q
Q D Q
Q D Q Q
+
+
+
⎧ = =⎪ = =⎨⎪ = = +⎩
(3)输出方程为:
n n
3 2Y Q Q= ⋅
(4)画状态转换图如下:
由图知,为五进制计数器,能自启动。
5.22 试利用同步十六机制计数器 74LS161 和 4 线-16 线译码器 74LS154 设计节
拍脉冲发生器,要求从 12 个输出端顺序、循环地输出等宽的负脉冲。74LS154
的逻辑框图及说明见题 3.17.74LS161 的功能表见正文中表 5.5.4。
解:
74
LS
16
1
D0
D2
D1
D3
RD
Q0
Q2
Q1
Q3
CP
LD
C
EP ET Y0
74
L
S1
54
Y3
Y4
Y5
Y15
A0
A2
A1
A3
S3
S1 S2
1
1
1
CP
1
CP=1
12
5.23 分析图 P5.18 所示时序电路,写出状态转换方程,并画出在时钟 CP 作用下,
输出 a、b、c、d、e、f 及 F 的各点波形。说明该电路完成什么逻辑功能。
图 P5.18
解:
(1)驱动方程为:
1 1
n
2 3 2
n
3 3 2
4 4
J K 1
J Q , K 1
J 1, K Q
J K 1
= =⎧⎪ = =⎪⎨ = =⎪⎪ = =⎩
(2)状态方程组为:
n 1 n
4 4 4Q Q CP
+ = ⋅ ( 4CP 为 3Q )
n 1 n n n n n
3 3 2 3 3 2 3Q Q Q Q (Q Q ) CP
+ = + = + ⋅ ( 3CP 为 1Q )
n 1 n n
2 3 2 2Q Q Q CP
+ = ⋅ ( 2CP 为 1Q )
n 1 n
1 1Q Q CP
+ = ⋅
(3)输出方程为:
3 2 1
3 2 1
3 2 1
3 2 1
3 2 1
3 2 1
a Q Q Q
b Q Q Q
c Q Q Q
d Q Q Q
e Q Q Q
f Q Q Q
=⎧⎪ =⎪⎪ =⎪⎨ =⎪⎪ =⎪ =⎪⎩
4 3 2 1F Q Q Q Q CP= ⋅
(4)画波形图如下(令 4 3 2 1Q Q Q Q 0000= ):
此电路为“计数器+译码器”结构的顺序脉冲发生器。
5.24 设计一个序列信号发生器电路,使之在一系列 CP 信号作用下能周期性地输
出“0010110111”的序列信号。
74
16
1
5.25 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作
用下按表 P5-2 规定的顺序转移状态。表中的 1 表示“亮”,0 表示“灭”。要求
电路能自启动,并尽可能采用中规模集成电路芯片。
表 P5-2
CP 顺序 红 黄 绿
0 0 0 0
1 1 0 0
2 0 1 0
3 0 0 1
4 1 1 1
5 0 0 1
6 0 1 0
7 1 0 0
8 0 0 0
解法一:
74
16
1
D0
D2
D1
D3
RD
Q0
Q2
Q1
Q3
CP
LD
EP ET
1
CP
1 1
D2
D1
D3
D4
D6
D5
D0
A0 A2A1
D7
Y R
D2
D1
D3
D4
D6
D5
D0
A0 A2A1
D7
Y Y
D2
D1
D3
D4
D6
D5
D0
A0 A2A1
D7
Y G
解法二:
“counter”+Decoder+Logical Gates
m
R (1, 4,7)=∑ , mY (2, 4,6)=∑ , mG (3, 4,5)=∑
74
16
1
5.26 设计一个控制步进电动机三组六状态工作的逻辑电路。如果用 1 表示电机
绕组导通,0 表示电机绕组截止,则三个绕组 ABC 的状态转换图应如图 P5.19
所示。M 为输入控制变量,当 M=1 时为正转,M=0 时为反转。
图 P5.19
解略。注意电路自启动设计及最简原则。
本文档为【数字电子技术(高吉祥)_课后答案5】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑,
图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。