数字电路第7章课件

第七章中规模通用集成电路及其应用第七章中规模通用集成电路及其应用　　集成电路由SSI发展到MSI、LSI和VLSI，使单个芯片容纳的逻辑功能越来越强。　　一般来说,在SSI中仅是基本器件(如逻辑门或触发器)的集成，在MSI中已是逻辑部件(如译码器、寄存器等)的集成，而在LSI和VLSI中则是一个数字子系统或整个数字系统(如微处理器)的集成。　　采用中、大规模集成电路组成数字系统具有体积小、功耗低、可靠性高等优点，且易于设计、调试和维护。第七章中规模通用集成电路及其应用本章知识要点：●熟悉常用中规模通用集成电路的逻辑符号、基本逻辑功能、外部特性和使用方法；●用常用中规模通用集成电路作为基本部件，恰当地、灵活地、充分地利用它们完成各种逻辑电路的设计，有效地实现各种逻辑功能。第七章中规模通用集成电路及其应用7.1常用中规模组合逻辑电路　　使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。第七章中规模通用集成电路及其应用一、定义　　二进制并行加法器：是一种能并行产生两个二进制数算术和的组合逻辑部件。7.1.1二进制并行加法器　　按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。二、类型及典型产品　　1．串行进位二进制并行加法器：由全加器级联构成，高位的进位输出依赖于低位的进位输入。典型芯片有四位二进制并行加法器T692。　　四位二进制并行加法器T692的结构框图如下图所示。FA3FA2FA1F4F3F2F1C0C1C2C3FC4B1A1B2A2B3A3B4A4T692的结构框图FA4第七章中规模通用集成电路及其应用　　串行进位二进制并行加法器的特点：　　被加数和加数的各位能同时并行到达各位的输入端，而各位全加器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。由于每一位相加的和都与本位进位输入有关，所以，最高位必须等到各低位全部相加完成并送来进位信号之后才能产生运算结果。显然，这种加法器运算速度较慢，而且位数越多，速度就越低。　　如何提高加法器的运算速度?必须设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。第七章中规模通用集成电路及其应用　　四位二进制并行加法器T693构成思想如下：　　2．超前进位二进制并行加法器：根据输入信号同时形成各位向高位的进位，然后同时产生各位的和。通常又称为先行进位二进制并行加法器或者并行进位二进制并行加法器。　　典型芯片有四位二进制并行加法器T693。　由全加器的结构可知，第i位全加器的进位输出函数 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 达式为第七章中规模通用集成电路及其应用　　2．逻辑符号　　四位二进制并行加法器逻辑符号如下图所示。第七章中规模通用集成电路及其应用　　二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。　　例1用4位二进制并行加法器设计一个将8421码转换成余3码的代码转换电路。四、应用举例　　解根据余3码的定义可知，余3码是由8421码加3后形成的代码。所以，用4位二进制并行加法器实现8421码到余3码的转换，只需从4位二进制并行加法器的输入端A4、A3、A2和A1输入8421码，而从输入端B4、B3、B2和B1输入二进制数0011，进位输入端C0接上“0”，便可从输出端F4、F3、F2和F1得到与输入8421码对应的余3码。第七章中规模通用集成电路及其应用　　实现给定功能的逻辑电路图如下图所示。　　例3用一个4位二进制并行加法器和六个与门设计一个乘法器，实现A×B,其中　　　　　　A=a3a2a1,B=b2b1。　　解根据乘数和被乘数的取值范围，可知乘积范围处在0～21之间。故该电路应有5个输出，设输出用Z5Z4Z3Z2Z1表示，两数相乘求积的过程如下：被乘数a3a2a1×)乘数b2b1a3b1a2b1a1b1+)a3b2a2b2a1b2乘积Z5Z4Z3Z2Z1第七章中规模通用集成电路及其应用　　因为：　　☆1位二进制数乘法法则和逻辑“与”运算法则相同，“积”项aibj(I=1，2，3；j=1，2)可用两输入与门实现。　　☆对部分积求和可用并行加法器实现。　　所以：该乘法运算电路可由6个两输入与门和1个4位二进制并行加法器构成。逻辑电路图如右图所示。第七章中规模通用集成电路及其应用b1b2F4F3F2F1FC4T693C0A4A3A2A1B4B3B2B1＆＆＆＆＆＆a3a2a1a3a2a100Z5Z4Z3Z2Z1　　例4　用4位二进制并行加法器设计一个用余3码表示的1位十进制数加法器。　　解　根据余3码的特点，两个余3码表示的十进制数字相加时，需要对相加结果进行修正。修正法则是：　　若相加结果无进位产生，则“和”需要减3;若相加结果有进位产生，则“和”需要加3。第七章中规模通用集成电路及其应用　　据此，可用两片4位二进制并行加法器和一个反相器实现给定功能，逻辑电路如右图所示。　　图中，片Ⅰ用来对两个1位十进制数的余3码进行相加，片Ⅱ用来对相加结果进行修正。7.1.2译码器和编码器　　译码器的功能是对具有特定含义的输入代码进行“翻译”，将其转换成相应的输出信号。　　译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。一、译码器　　译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。第七章中规模通用集成电路及其应用　　功能:数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。3．数字显示译码器第七章中规模通用集成电路及其应用　　常用的数字显示译码器有器七段数字显示译码器和八段数字显示译码器。　　例如，中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。　　(74LS47逻辑图和真值表可参见教材中有关部分。)　　七段译码显示原理图如图(a)所示，图(b)给出了七段显示笔画与0～15共16个数字的对应关系。第七章中规模通用集成电路及其应用　　译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面举例说明在逻辑设计中的应用。　　例1用译码器T4138和适当的与非门实现全减器的功能。　　全减器：能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生本位差及向高位借位的逻辑电路。　　解令：被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。框图如下：4．应用举例第七章中规模通用集成电路及其应用差Di向高位借位Gi全减器被减数Ai减数Bi低位借位Gi-1全减器真值表1000001110010111011100111101000001010011输出DiGi输入AiBiGi-1输出DiGi输入AiBiGi-1　　由真值表可写出差数Di和借位Gi的逻辑表达式为：第七章中规模通用集成电路及其应用　　根据全减器的功能，可得到全减器的真值表如下表所示。　　类型：编码器按照被编信号的不同特点和要求，有各种不同的类型，最常见的有二-十进制编码器(又称十进制-BCD码编码器)和优先编码器。　　功能：编码器的功能恰好与译码器相反，是对输入信号按一定规律进行编排，使每组输出代码具有其特定的含义。二、编码器1．二-十进制编码器　　(1)功能：将十进制数字0～9分别编码成4位BCD码。第七章中规模通用集成电路及其应用　　图中，I0～I7为8个输入端，QA、QB和QC为3位二进制码输出，因此，称它为8-3线优先编码器，第七章中规模通用集成电路及其应用(2)典型芯片　　图(a)、(b)所示为常见MSI优先编码器74LS148的管脚排列图和逻辑符号。外特性：　　●输入I0～I7和输出QA、QB、QC的有效工作电平均为低电平。　　●在I0～I7输入端中，下角标号码越大的优先级越高。　　例如，I0、I2、I3、I5和I7均为1，I1、I4和I6为0时，输出按优先级较高的I6编码，即QCQBQA=001，而不是按优先级较低的I1和I4编码。●IS、OS、OEX用于工作状态选择和容量扩展。　　IS为工作状态选择端(或称允许输入端)，当IS=0时，编码器工作，反之不进行编码工作；OS为允许输出端，当允许编码(即IS=0)而无信号输入时，OS为0。OEX为编码群输出端，当不允许编码(即IS=1)，或者虽允许编码(IS=0)但无信号输入(即I0～I7均为1)时,OEX为1。换而言之，允许编码且有信号输入(即I0～I7中至少有一个为0)时，OEX才为0。第七章中规模通用集成电路及其应用74LS148真值表111111111000001001010100101101100011010111001111011dddddddd0111111110ddddddd00dddddd010ddddd0110dddd01110ddd011110dd0111110d0111111001111111输出QCQBQAOEXOS输入ISI0I1I2I3I4I5I6I7第七章中规模通用集成电路及其应用74LS148的真值表如下表所示。解设：IZ15～IZ0-------为16个不同的中断请求信号，　　　　　　　　　　下标码越大，优先级别越高；QZDQZCQZBQZA------为中断请求信号的编码输出，输入和输出均为低电平有效；IZS-------------为允许输入端；OZS------------为允许输出端；OZEX-------------为编码群输出端。例用优先编码器74LS148设计一个能裁决16级不同中断请求的中断优先编码器。3．应用举例第七章中规模通用集成电路及其应用第七章中规模通用集成电路及其应用根据74LS148的功能，可用两片74LS148实现给定功能，逻辑图如右下图所示。　　图中，中断优先编码器的允许输入端IZS接片Ⅱ的IS端。当IZS为0时，片Ⅱ处于工作状态。若IZ15～IZ8中有中断请求信号，则其输出OS为1，OEX为0，OS接到片Ⅰ的IS端，使片Ⅰ不工作，其输出均为1，此时中断优先编码器对高8级中断请求信号中优先级最高的中断请求信号进行编码；若IZ15～IZ8中无中断请求信号，则片Ⅱ的OEX(即QZD)及QC、QB、QA均为1，OS为0，使片Ⅰ的IS为0，片Ⅰ处于工作状态，实现对IZ7～IZ0中优先级最高中断请求信号进行编码。图中，IZS、OZS和OZEX与优先编码器74LS148中的IS、OS和OEX含义相同。7.1.3多路选择器和多路分配器多路选择器和多路分配器是数字系统中常用的中规模集成电路。其基本功能是完成对多路数据的选择与分配、在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。　　多路选择器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、单路输出的组合逻辑电路。一、多路选择器第七章中规模通用集成电路及其应用1．逻辑特性(1)逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。(2)构成思想　　多路选择器的构成思想相当于一个单刀多掷开关，即…输入输出第七章中规模通用集成电路及其应用(2)四路数据选择器T580的功能表四路选择器功能表D0D1D2D3D0ddddD1ddddD2ddddD300011011输出W数据输入D0D1D2D3选择控制输入A1A０第七章中规模通用集成电路及其应用(3)四路数据选择器T580的输出函数表达式　　式中，mi为选择变量A1、A0组成的最小项，Di为i端的输入数据，取值等于0或1。类似地，可以写出2n路选择器的输出表达式为式中，mi为选择控制变量An-1，An-2，…，A1，A0组成的最小项；Di为2n路输入中的第i路数据输入，取值0或1。3．应用举例多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。第七章中规模通用集成电路及其应用(1)用具有n个选择变量的多路选择器实现n个变量函数一般方法：将函数的n个变量依次连接到MUX的n个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含最小项mi，则相应MUX的Di接1，否则Di接0。例1用多路选择器实现以下逻辑函数的功能：F(A,B,C)=∑m(2,3,5,6)第七章中规模通用集成电路及其应用解由于给定函数为一个三变量函数故可采用8路数据选择器实现其功能。具体实现：将变量A、B、C依次作为8路数据选择器的选择变量，令8路数据选择器的D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。第七章中规模通用集成电路及其应用该方法可通过比较8路数据选择器的输出表达式和给定函数表达式得到验证。据此可作出用8路选择器实现给定函数的逻辑电路图，如右图所示。上述 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 给出了用具有n个选择控制变量的多路选择器实现n个变量函数的一般方法。第七章中规模通用集成电路及其应用逻辑函数F的表达式为　　比较上述两个表达式可知：要使W=F，只需令A2=A,A1=B,A0=C且D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。八路数据选择器的输出函数表达式为：当函数的变量数比MUX的选择控制变量数多两个以上时，一般需要加适当的逻辑门辅助实现。在确定各数据输入时，通常借助卡诺图。　　(3)用具有n个选择控制变量的多路选择器实现n+1个以上变量的函数例3用4路选择器实现4变量逻辑函数F(A,B,C,D)=∑m(1,2,4,9,10,11,12,14,15)的逻辑功能。解用4路选择器实现该函数时，应从函数的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。①选用变量A和B作为选择控制变量假定选用变量A和B作为选择控制变量，首先作出函数的卡诺图如图(a)所示。第七章中规模通用集成电路及其应用图中，A、B两个选择变量按其组合将原卡诺图划分为4个2变量子卡诺图（对应变量C和D，如图中虚线所示）。各子卡诺图所示的函数就是与其选择控制变量对应的数据输入函数Di。求数据输入函数Di时，函数化简可以在子卡诺图中进行。注意：由于一个数据输入对应选择控制变量的一种取值组合，因此，化简只能在相应的子卡诺图内进行，即不能越过图中虚线。第七章中规模通用集成电路及其应用　　分别化简图(a)中的每个子卡诺图中的1方格，见图中实线圈(标注这些圈对应的“与”项时应去掉选择控制变量)，即可得到各数据输入函数Di分别为　　图中，Di对应的子卡诺图即为卡诺图的各列。若令T580的1W=F1，2W=F2，则化简后可得;;;;;;　　实现函数F1和F2的电路连接图如下图所示。第七章中规模通用集成电路及其应用二、多路分配器　　多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。　　多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。如图所示为4路分配器的逻辑符号。第七章中规模通用集成电路及其应用　　图中，D为数据输入端，A1、A0为选择控制输入端，f0～f3为数据输出端。四路分配器的功能如下表所示。四路分配器功能表D0000D0000D0000D00011011f0f1f2f3A1A0第七章中规模通用集成电路及其应用由功能表可知，4路分配器的输出表达式为式中，mi(i=0～3)是选择控制变量的4个最小项。；；解设比较的两个3位二进制数分别为ABC和XYZ，将译码器和多路选择器按图所示进行连接，即可实现ABC和XYZ的等值比较。例4用8路选择器和3-8线译码器构造一个3位二进制数等值比较器。第七章中规模通用集成电路及其应用　　图中，若ABC=XYZ，　则多路选择器的输出　F=0，否则F=1。　　用类似方法，采用　合适的译码器和多路　选择器可构成多位二　进制数比较器。　　数字系统中最典型的时序逻辑电路是计数器和寄存器。　　由于计数器和寄存器的应用十分广泛，所以，被制作成中规模集成电路的定型产品供用户选用。要求在掌握外部特性后，根据需要对器件进行合理选择、灵活使用。7.2.1计数器一、概述　　1．什么是计数器？　　广义地说，计数器是一种能在输入信号作用下依次通过预定状态的时序逻辑电路。　　就常用的集成电路计数产品而言，可以对其定义如下：　　计数器：是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称作“计数脉冲”。第七章中规模通用集成电路及其应用7.2常用中规模时序逻辑电路　2．计数器的种类计数器的种类很多，通常有不同的分类方法。　　(1)按其工作方式可分为同步计数器和异步计数器；　　(2)按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；　　(3)按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。3．功能一般具有计数、保存、清除、预置等功能。第七章中规模通用集成电路及其应用　　计数器中的“数”是用触发器的状态组合来表示的。计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的“模”。　　1．构成模小于16的计数器　　通过利用计数器的清除、预置等功能，可以很方便地实现模小于16的计数器。　　例如用T4193构成模10加法计数器。　　解假设计数器的初始状态为Q3Q2Q1Q0=0000，其状态变化序列如下：0000→0001→0010→0011→0100↑↓1001←1000←0111←0110←0101第七章中规模通用集成电路及其应用三、T4193应用举例　　T4193的模为16。在实际应用中，可根据需要用T4193构成模小于16或大于16的计数器的。　　例如用两片T4193构成模(147)10的加法计数器。　　解设计数器状态变化序列为(0)10～(146)10，当计数器状态由(146)10变为(147)10（即(10010011)2）时，令其回到(0)10状态。　　根据T4193的功能，可构造出模(147)10加法计数器的逻辑电路图。第七章中规模通用集成电路及其应用2．构成模大于16的计数器　　利用计数器的进位输出或借位输出脉冲作为计数脉冲，可将多个4位计数器进行级联，并恰当地使用预置、清除等功能，构成模大于16的任意进制计数器。第七章中规模通用集成电路及其应用模(147)10加法计数器的逻辑电路如下图所示。图中，片Ⅰ和片Ⅱ的CPD端均接1，Cr端为清除控制端。计数脉冲由片Ⅰ的CPU端输入，片Ⅰ的进位输出脉冲经反相后作为片Ⅱ的计数脉冲。工作时先将计数器清零，然后在计数脉冲作用下开始加1计数，当计数器状态Q7Q6Q5Q4Q3Q2Q1Q0=10010011时，产生一个高电平，将计数器清零，实现模147加法计数。　　寄存器：数字系统中用来存放数据或运算结果的一种常用逻辑部件。　　功能：中规模集成电路寄存器除了具有接收数据、保存数据和传送数据等基本功能外，通常还具有左、右移位，串、并输入，串、并输出以及预置、清零等多种功能，属于多功能寄存器。　　中规模集成电路寄存器的种类很多，例如，T1194型是一种常用的4位双向移位寄存器。7.2.2寄存器一、典型芯片第七章中规模通用集成电路及其应用2．引脚功能输入、输出引线功能如下表所示。第七章中规模通用集成电路及其应用T1194引线功能寄存器的状态Q0，Q1，Q2，Q3输出端清除并行数据输入右移串行数据输入左移串行数据输入工作方式选择控制工作脉冲CrD0，D1，D2，D3DRDLMA，MBCP输入端功能引线名称二、应用举例　　寄存器除完成预定功能外，在数字系统中还能用来构成计数器和脉冲序列发生器等。　　例1用T1194四位双向移位寄存器构成模4计数器。计数器状态Q0Q1Q2Q3的变化序列为　　解由T1194的功能表可知，满足给定计数状态变化序列，只需将D0D1D2D3接1100，DR与Q3连接，以实现环形计数。1100→0110→0011→1001第七章中规模通用集成电路及其应用7.3.1集成定时器555及其应用　　集成定时器555是一种将模拟功能与逻辑功能巧妙地结合在一起的中规模集成电路。该电路可以很方便地构成多谐振荡器、施密特触发器和单稳态触发器等电路，完成脉冲信号的产生、定时和整形等功能,因而在控制、定时、检测、仿声、报警等方面有着广泛应用。　　常用的集成定时器有5G555(TTL电路)和CC7555(CMOS电路)等。下面以5G555为例说明其功能和应用。第七章中规模通用集成电路及其应用7.3常用中规模信号产生与变换电路　　信号产生与变换电路常用于产生各种宽度、幅值的脉冲信号，对信号进行变换、整形以及完成模拟信号与数字信号之间的转换等。　　最常用的有555、A\D、D\A等中规模集成电路。一、5G555的电路结构与逻辑功能1．电路结构　(1)结构图和管脚排列图　　5G555的电路结构图和管脚排列图分别如图(a)、图(b)所示。第七章中规模通用集成电路及其应用　　(2)组成　　集成定时器5G555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器五部分组成。　　比较器C1和C2的输出直接控制基本R-S触发器的状态和放电三极管T的状态，从而决定整个电路的输出状态。①电阻分压器　　由3个阻值均为5kΩ的电阻串联构成分压器，为电压比较器C1和C2提供参考电压UR1、UR2。　当电压控制端CO外加控制电压uco时，比较器的参考电　　压将发生变化。　当电压控制端CO不外加控制电压uco时，；　　为了防止干扰，当不外加控制电压时，CO端一般通过一个小电容(如0.01μF)接地，以旁路高频干扰。第七章中规模通用集成电路及其应用2．5G555的逻辑功能(1)外接控制电压时，5G555的逻辑功能当CO端外接控制电压时，根据各部分电路的功能，可归纳出5G555的逻辑功能如下表所示。第七章中规模通用集成电路及其应用5G555的功能表0111d＜UR2＞UR2＞UR2导通截止不变导通放电三极管Td011S(C2)OUTR(C1)01不变0d110d＜UR1＜UR1＞UR1输出比较器输出输入(2)不外接控制电压时，5G555的逻辑功能当CO端不外接控制电压时，5G555的逻辑功能如下表所示。第七章中规模通用集成电路及其应用5G555不外接控制电压时的功能表0111d＜＞＞导通截止不变导通放电三极管TOUT01不变0d＜＜＞输出输入二、5G555的应用举例　　由于5G555具有电源范围宽、定时精度高、使用方法灵活、带负载能力强等特点，所以它在脉冲信号产生、定时与整形等方面的应用非常广泛。1．用5G555构成多谐振荡器　　多谐振荡器又称矩形波发生器，它有两个暂稳态，电路一旦起振，两个暂稳态就交替变化，输出矩形脉冲信号。第七章中规模通用集成电路及其应用矩形波振荡频率f的近似计算 公式 小学单位换算公式大全免费下载公式下载行测公式大全下载excel公式下载逻辑回归公式下载 为矩形波的占空比Q的近似计算公式为第七章中规模通用集成电路及其应用　　(3)占空比可调的多谐振荡器　　在前面介绍的多谐振荡器图电路中，一旦选定电阻R1和R2，输出信号的占空比Q便固定下来。能否令占空比可调？第七章中规模通用集成电路及其应用　　如果在原电路基础上增加一个可调电阻RW，并利用二极管的单向导电性，用D1、D2两个二极管将充电回路和放电回路隔离开，便构成了下图所示占空比可调的多谐振荡器。调节电阻RW的阻值就可改变输出矩形波的占空比Q。　　图中，RW分成可变的两部分，靠近R1一侧的部分和R1一起构成RA，靠近R2一侧的部分和R2一起构成RB。电源UCC通过RA、D1向电容C充电;电容C通过D2、RB及5G555内部的放电三极管T放电。充、放电回路的时间常数决定输出信号高、低电平的持续时间。调节可变电阻RW，便可改变RA和RB的阻值，进而改变输出矩形波的占空比。占空比Q为第七章中规模通用集成电路及其应用输出信号的高、低电平持续时间分别为tH≈0.7RAC；tL≈0.7RBC2．用5G555构成施密特触发器(1)施密特触发器施密特触发器是一种特殊的双稳态时序电路，与一般的双稳态触发器相比，它具有如下两个特点：●施密特触发器属于电平触发，对于缓慢变化的信号同样适用。只要输入信号电平达到相应的触发电平，输出信号就会发生突变，从一个稳态翻转到另一个稳态，并且稳态的维持依赖于外加触发输入信号。　　●对于正向和负向增长的输入信号，电路有不同的阈值电平。这一特性称为滞后特性或回差特性。第七章中规模通用集成电路及其应用(2)5G555构成的施密特触发器用5G555构成的施密特触发器原理图及其传输特性分别如图(a)、(b)所示。第七章中规模通用集成电路及其应用在图(a)中，将5G555的TH端和端连接在一起作为信号输入端，OUT作为输出端，便构成了一个施密特反相器。①工作原理●ui从0开始逐渐升高第七章中规模通用集成电路及其应用由以上 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 可知，该电路的回差电压为ΔUT=UT+-UT-=第七章中规模通用集成电路及其应用●ui从高于逐渐下降传输特性如图(b)中的d→e→f→a。②典型应用施密特触发器的典型应用有波形变换、脉冲整形、幅值鉴别等。　☆波形变换　　施密特触发器能将正弦波、三角波或任意形状的模拟信号波形变换成矩形波。　　图(a)所示是将正弦波变换成矩形波。第七章中规模通用集成电路及其应用注意：ui=UT+,uo=UOL;　ui=UT-,uo=UOH☆脉冲整形经传输后的矩形脉冲往往由于干扰及传输线路的分布电容等因素而使信号发生畸变，出现前、后沿变坏或信号电平波形上叠加脉动干扰波等现象。用施密特触发器，选择适当的回差电压ΔUT，即可对输入信号整形后输出。如图(b)所示,就是将干扰后的不规则波形，经整形后变成规则波形。第七章中规模通用集成电路及其应用☆幅值鉴别施密特触发器能在一系列幅值各异的脉冲信号中鉴别出幅值大于UT+的脉冲，并产生对应的输出信号。如图(c)所示，输入信号经鉴幅后，仅幅值大于UT+的脉冲会产生相应输出信号。第七章中规模通用集成电路及其应用7.3.2集成D/A转换器数字系统只能处理数字信号。但在工业过程控制、智能化仪器仪表和数字通信等领域，数字系统处理的对象往往是模拟信号。例如，在生产过程控制中对温度、压力、流量等物理量进行控制时，经过传感器获取的电信号都是模拟信号。这些模拟信号必须变换成数字信号才能由数字系统加工、运算。另一方面，数字系统输出的数字信号，有时又必须变换成模拟信号才能去控制执行机构。因此，在实际应用中，必须解决模拟信号与数字信号之间的转换问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 。第七章中规模通用集成电路及其应用　　D/A转换器：把数字信号转换成模拟信号的器件称为数/模转换器，简称D/A转换器或DAC(DigitaltoAnalogConverter)；　　A/D转换器：把模拟信号转换成数字信号的器件称为模/数转换器，简称A/D转换器或ADC(AnalogtoDigitalConverter)。第七章中规模通用集成电路及其应用　　为了解决模拟信号与数字信号之间的转换问题，提供了如下两类器件：　　图(a)给出了一个4位D/A转换器的示意框图，其转换特性曲线如图(b)所示。第七章中规模通用集成电路及其应用图中，设输出模拟量的满刻度值为Am，则当数字量为0001，其余各位为0时，电路输出最小模拟量。推广到一般情况，n位输入的D/A转换器所能转换输出的最小模拟量。2．主要参数衡量D/A转换器性能的主要参数有分辨率、非线性度、绝对精度和建立时间。(1)分辨率　　由于分辨率决定于数字量的位数，所以有时也用输入数字量的位数表示，如分辨率为8位、10位等。分辨率是指最小模拟量输出与最大模拟量输出之比。对于一个n位D/A转换器，其分辨率为分辨率=第七章中规模通用集成电路及其应用(2)非线性误差具有理想转换特性的D/A转换器，每两个相邻数字量对应的模拟量之差都为ALSB。在满刻度范围内偏离理想转换特性的最大值，称为非线性误差。(3)绝对精度绝对精度是指在输入端加对应满刻度数字量时，输出的实际值与理想值之差。一般该值应低于。第七章中规模通用集成电路及其应用建立时间是指从送入数字信号起，到输出模拟量达到稳定值止所需要的时间。它反映了电路的转换速度。(4)建立时间1．按网络结构分类根据电阻网络结构的不同，D/A转换器可分成权电阻网络D/A转换器、R-2R正梯形电阻网络D/A转换器和R-2R倒梯形电阻网络D/A转换器等几类。2．按电子开关分类根据电子开关的不同,可分成CMOS电子开关D/A转换器和双极型电子开关D/A转换器。双极型电子开关比CMOS电子开关的开关速度高。第七章中规模通用集成电路及其应用二、D/A转换器的类型目前，集成D/A转换器有很多类型和不同的分类方法。从电路结构来看，各类集成D/A转换器至少都包括电阻网络和电子开关两个基本组成部分。3．按输出模拟信号的类型分类　　根据输出模拟信号的类型，D/A转换器可分为电流型和电压型两种。常用的D/A转换器大部分是电流型，当需要将模拟电流转换成模拟电压时，通常在输出端外加运算放大器。　　随着集成电路技术的发展,D/A转换器在电路结构、性能等方面都有很大变化。从只能实现数字量到模拟电流转换的D/A转换器,发展到能与微处理器完全兼容、具有输入数据锁存功能的D/A转换器,进一步又出现了带有参考电压源和输出放大器的D/A转换器，大大提高了D/A转换器综合性能。第七章中规模通用集成电路及其应用三、典型芯片----集成D/A转换器DAC0832　　DAC0832是用CMOS工艺制作的8位D/A转换器,采用20引脚双列直插式封装。1．主要性能分辨率：8位；转换时间：1μs；缓冲能力：双缓冲；输出信号类型：电流型。第七章中规模通用集成电路及其应用　　常用的D/A转换器有8位、10位、12位、16位等种类，每种又有不同的型号。2．结构框图和管脚排列图DAC0832的内部结构框图和管脚排列图分别如图(a)、图(b)所示。第七章中规模通用集成电路及其应用(1)内部结构　　DAC0832内部包括两个8位数据缓冲寄存器，1个由T型电阻网络和电子开关构成的8位D/A转换器和3个控制逻辑门。　　两个8位寄存器均带有使能控制端EN，当EN=1(高电平)时，寄存器输出跟随输入数据变化；当EN=0(低电平)时，输入数据被锁存到寄存器中，寄存器输出不再受输入数据变化的影响。(2)引脚功能DAC0832共有20条引脚。D7～D0：数字信号输入端，D7为最高位，D0为最低位。第七章中规模通用集成电路及其应用、、、、：控制信号输入端。　　UR：参考电压输入端，电压值可在+10V～-10V范围内选择。　　UCC：电源电压输入端，电压值可在+5V～+15V范围内选择，最佳工作状态为+15V。　　IOUT1、IOUT2：电流输出端，因芯片内部不包含运算放大器，所以，IOUT1和IOUT2应分别和外接运算放大器的反相输入端和同相输入端相连接。　　Rfb：反馈电阻引出端，因Rfb与IOUT1间有内部反馈电阻，故运算放大器的输出端可直接接到Rfb端。第七章中规模通用集成电路及其应用　　AGND：模拟信号接地端。　　DGND：数字信号接地端。第七章中规模通用集成电路及其应用具体功能实现时对控制信号的要求如下表所示。DAC0832芯片对控制信号的要求01不受控制，随时可取从输出端取模拟量=0接收数据=1锁定数据由输入寄存器转存到DAC寄存器=0接收数据=1锁定0数据D　　通过对控制信号输入端作不同的连接，可使DAC0832工作在3种不同工作方式。①双缓冲方式:输入数字量进行两级缓冲。首先在、和控制下，将输入数据锁存到输入寄存器，然后在和控制下将输入寄存器中的数据锁存到DAC寄存器。特点：当数据从输入寄存器转存到DAC寄存器后，在D/A转换器进行数模转换的同时，输入寄存器可以接收新的数据而不影响模拟量输出。第七章中规模通用集成电路及其应用　　DAC0832在应用方面具有较大的灵活性，下图是用DAC0832构成单缓冲D/A转换器的典型接线图。4．应用第七章中规模通用集成电路及其应用　　有关D/A转换器的应用，将在“微机接口技术”课程中作深入讨论。7.3.3集成A/D转换器　　通常，A/D转换的过程包括采样、保持和量化、编码两大步骤。　　采样：是指周期地获取模拟信号的瞬时值，从而得到一系列时间上离散的脉冲采样值。　　保持：是指在两次采样之间将前一次采样值保存下来，使其在量化编码期间不发生变化。　　采样保持电路一般由采样模拟开关、保持电容和运算放大器等几个部分组成。第七章中规模通用集成电路及其应用　　经采样保持得到的信号值依然是模拟量，而不是数字量。任何一个数字量的大小，都是以某个最小数字量单位的整数倍来表示的。　　量化：将采样保持电路输出的模拟电压转化为最小数字量单位整数倍的转化过程称为量化。　　所取的最小数量单位叫做量化单位，其大小等于数字量的最低有效位所代表的模拟电压大小，记作ULSB。　　编码：把量化的结果用代码(如二进制数码、BCD码等)表示出来，称为编码。　　A/D转换过程中的量化和编码是由A/D转换器实现的。第七章中规模通用集成电路及其应用一、A/D转换器的类型　　A/D转换器的类型很多，根据转换方法的不同，最常用的A/D转换器有如下几种类型。　　1．并行比较型A/D转换器　　并行比较型A/D转换器由电阻分压器、电压比较器、数码寄存器及编码器4个部分组成。　　优点：转换速度快。其转换时间只受电路传输延迟时间的限制，最快能达到低于20ns。　　缺点：随着输出二进制位数的增加,器件数目按几何级数增加。一个n位的转换器，需要2n-1个比较器。例如，n=8时，需要28-1=255个比较器。因此，制造高分辨率的集成并行A/D转换器受到一定限制。　　适用于要求转换速度高、但分辨率较低的场合。第七章中规模通用集成电路及其应用　　2．逐次比较型A/D转换器　　逐次比较型A/D转换器是集成ADC芯片中使用最广泛的一种类型。它由电压比较器、逻辑控制器、D/A转换器及数码寄存器组成。　　特点：转换速度较快，且输出代码的位数多，精度高。第七章中规模通用集成电路及其应用　　3．双积分型A/D转换器　　双积分型A/D转换器是一种间接A/D转换器。由积分器、检零比较器、时钟控制门和计数器等几部分组成。　　工作原理：把输入的模拟电压转换成一个与之成正比的时间宽度信号，然后在这个时间宽度里对固定频率的时钟脉冲进行计数，其结果就是正比于输入模拟信号的数字量输出。　　优点：精度高、抗干扰能力强；缺点:速度较慢.　　广泛用于对速度要求不高的数字化仪表。二、A/D转换器的主要技术参数　　1．分辨率　　分辨率是指输出数字量变化一个最小单位(最低位的变化)对应输入模拟量需要变化的量。输出位数越多，分辨率越高。通常以输出二进制码的位数表示分辨率。　　2．相对精度　　相对精度是指实际转换值偏离理想特性的误差。　　通常以数字量最低位所代表的模拟输入值来衡量，如相对精度不超过±。第七章中规模通用集成电路及其应用　　3．转换时间　　转换时间是指A/D转换器从接到转换命令起到输出稳定的数字量为止所需要的时间。三、集成A/D转换器典型芯片---ADC0809　　常用的集成A/D转换器有8位、10位、12位、16位等，每种又可分为不同的型号。下面以ADC0809为例介绍集成A/D转换器的内部结构与外部特性。第七章中规模通用集成电路及其应用1．主要性能分辨率：8位；转换时间：100μs；相对精度：±1LSB；采用单电源供电、电源电压为+5V、功耗为15mW。2．ADC0809的内部结构和引脚功能ADC0809是用CMOS工艺制成的逐次比较型A/D转换器，采用28引脚双列直插式封装。(2)各部分功能第七章中规模通用集成电路及其应用　地址锁存与译码器控制8位模拟开关，实现对8路模拟信号的选择。　　8个模拟输入端能接收8路模拟信号，但相对某一时刻只能选择其中的一路进行转换。　　树状开关与256R电阻网络一起构成D/A转换电路,产生与逐次逼近寄存器中二进制数字量对应的反馈模拟电压，送至比较器，与输入模拟电压进行比较。　　比较器的输出结果和控制与时序电路的输出一起控制逐次逼近寄存器中的数据从高位至低位变化，依次确定各位的值，直至最低位被确定为止。　　转换完成后，转换结果送到三态输出缓冲器。当输出允许信号OE有效时，选通输出缓冲器，输出转换结果。　　(3)引脚功能　　ADC0809共有28个引脚，各引脚功能如下。　　IN0～IN7:8路模拟电压输入端。　　A,B,C:模拟输入通道的地址选择线。当CBA=000时，选中IN0；CBA=001时，选中IN1……依此类推，当CBA=111时，选中IN7。　　ALE:地址锁存允许信号输入端。该端接高电平时有效，仅当该信号有效时，才能将地址信号锁存，经译码后选中一个通道。第七章中规模通用集成电路及其应用　START:启动转换脉冲输入端。　CLK:时钟脉冲输入端。　D0～D7:数据输出端,D7为高位。　OE：输出允许端，高电平有效。该端为高电平时,打开三态输出缓冲器,输出转换结果。　UREF(+)和UREF(-)：参考电压正端和负端。　　ADC0809可直接与微机系统相连接。有关A/D转换器的应用，将在“微机接口技术”课程中作详细介绍。第七章中规模通用集成电路及其应用