PCB设计过程中的电磁兼容

null自我介绍自我介绍 姓 名：于学萍 公 司：北京爱科创业电子技术有限公司 E-mail ：yuxp@emcare.com.cn 电 话：010-82923717 手 机：13910783494nullPCB设计过程中的电磁兼容数字周期梯形波信号的频谱图数字周期梯形波信号的频谱图数字周期梯形波信号的频谱图（仿真）数字周期梯形波信号的频谱图（仿真）对1ns上升沿时间的梯形波（100MHz，占空比50%）的基于Matlab的快速傅立叶变换 null元件的频率特性导线的频率特性导线的频率特性导线阻抗频率LLR电阻的频率特性电阻的频率特性CL电阻L阻抗频率Z=RR 电容的频率特性电容的频率特性电容LCL阻抗频率电容的绝缘电阻R R 电感的频率特性电感的频率特性电感L阻抗频率直流电阻CR R nullPCB线条的拓扑结构微带线微带线表面微带线绝缘材料嵌入式微带线绝缘材料参考平面微带线的特性微带线的特性微带线的优点：信号传播速度快，传输延迟小。微带线的缺点：RF能量抑制作用差。带状线带状线单带状线绝缘材料参考平面绝缘材料双带状线参考平面带状线的特性带状线的特性带状线的优点：对RF能量有良好的抑制作用。带状线的缺点：传输延迟时间长，信号边沿转换速率慢。注：信号边沿转换时间<1nS时，对信号的影响比较明显。nullPCB层叠拓扑单层板设计单层板设计单层板的适用条件：1、通常只用于不包含周期信号（时钟）和模拟信号的电路设计； 2、一般只能用在几百kHz的频率条件下。单层板的缺点：1、无法控制回路，避免大的回路面积； 2、缺乏RF回流路径和通量对消条件； 3、连接器会成为显著的辐射源。双层板设计双层板设计 由于PCB板一般为 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 厚度，因此线条离参考平面距离比较远。这样双层板，实际就是两个单面板设计。 当然由于存在两个布线层，设计中相对单层板可以更有效地控制环路面积。注：PCB板的标准厚度为0.062in（1.6mm）。四层板设计四层板设计层间距离等分①信号1④信号2③电源②电源地层间距离不等分①信号1④信号2③电源②电源地六层板设计六层板设计层叠拓扑图1①信号1④电源③电源地②信号2⑤信号3⑥信号4①信号1④信号3③信号2②电源地⑤电源⑥信号4层叠拓扑图2较差的布线层电源地和电源去耦效果好最好的布线层可布线层较差的布线层可布线层可布线层最好的布线层较差的电源退耦作用较差的电源地退耦作用可布线层八层板设计八层板设计层叠拓扑图1较差的布线层最好的布线层最好的布线层可布线层①信号1④信号3③电源地②信号2⑤信号4⑥电源⑦信号5⑧信号6较差的电源退耦作用较差的电源退耦作用可布线层较差的布线层层叠拓扑图2可布线层最好的布线层可布线层①信号1④电源地③信号2②电源地⑤电源⑥信号3⑦电源地⑧信号4最好的布线层电源地和电源去耦效果好null接地平面与镜像面印制板地与机架地的连接印制板地与机架地的连接如果不是浮地设计，那么就需要印制板接地。λ/20λ/20λ/20λ/20λ/20λ/20λ/20λ/20λ/20λ/20λ/20注：此处λ是指所关心的最高频率对应的波长，而不是工作频率对应的波长。不同频率所对应波长的计算不同频率所对应波长的计算波长的计算公式 λ（m）= 300f（MHz）典型波长数值列表镜像平面上的射频电流回路镜像平面上的射频电流回路 低频电流是按电阻最小原理选择回路，高频电流按电感最小原理选择回路。分割后镜像平面的射频电流回路分割后镜像平面的射频电流回路 低频电流是按电阻最小原理选择回路，高频电流按电感最小原理选择回路。降低印制线条电感降低印制线条电感 当印制线条是电长时，那么它就是比较有效的天线。这对抑制RF辐射不利。 通过减小印制线条电感，可以有效降低RF辐射。null旁路和退耦退耦电容的计算退耦电容的计算退耦电容容量的表达式 C= △I△V/ △t式中，△I 电流的变化， △V是允许的电压变化（纹波），△t是切换时间。退耦电容容量的计算实例信号转换时电流变化为20mA， 电压波动要求小于100mV，信号上升沿时间为5ns。 C= △I△V/ △t = 20mA100mV/ 5ns = 0.001uF 电容的自谐振频率电容的自谐振频率阻抗（）频率(MHz)0.0010.010.111010010001000010110010000.1uF0.01uF0.001uF0.0001uF表贴电容与插装电容的自谐振频率表贴电容与插装电容的自谐振频率不同电容的近似自谐振频率注：此处直插式电容管脚长度2.5in，L=3.75nH，表贴式L=1nH。电容并联的频率响应电容并联的频率响应阻抗（）频率(MHz)10110010000.01uF100pF电容族的典型应用及工作频率范围电容族的典型应用及工作频率范围电源平面和接地平面间耦合电容电源平面和接地平面间耦合电容退耦电容容量的表达式 C= ε0 εr Ad式中C是电源平面与接地平面之间的耦合电容（pF）， ε0是真空介电常数，1/36×10-9F/m=8.85×10-12F/m=8.85pF/m， εr是电路板介质的相对介电常数，典型值为4.5，A是平型板的面积（m2），D是板间距（m）。 = εAd注：电源和接地平面间的过孔的电感会使平面的退耦电容达不到理论预期的效果。电源和接地平面的退耦电容的频率特性电源和接地平面的退耦电容的频率特性阻抗频率 电源平面和接地平面间的等效退耦电容由于没有等效串联电感，其频率特性近似于理想电容。分立式退耦电容的频率特性分立式退耦电容的频率特性阻抗频率 分立退耦电容因为存在等效串联电感和等效串联电阻，其频率特性存在明显的谐振点。分立退耦电容与电源-地平面同时作用分立退耦电容与电源-地平面同时作用阻抗频率 分立退耦电容与电源-地平面等效退耦电容并联存在并联谐振。分立退耦电容的PCB走线分立退耦电容的PCB走线分立退耦电容的PCB走线分立退耦电容的PCB走线PCB走线各种常见对象的电感值PCB走线各种常见对象的电感值表层线对: 10~15nH/inch退耦电容的过孔对: 0.4~1nH平面的电感: 0.1nH/inch2降低退耦电容ESL的PCB走线降低退耦电容ESL的PCB走线不好可以接受好非常好优化布线后各类退耦电容的ESL优化布线后各类退耦电容的ESL大钽电容，使用4个内孔50mil过孔，电感：4.0nH小钽电容，使用2个内孔50mil过孔，电感：1.0nH小陶瓷电容，使用4个内孔50mil过孔，电感：0.8nH退耦电容优化布线的依据退耦电容优化布线的依据过孔-印制线-电源层-地层组成的环路面积比较大，因此ESL值较大。过孔-印制线-电源层-地层组成的环路面积比较小，因此ESL值较小。储能电容在PCB板上的放置规则储能电容在PCB板上的放置规则靠近电连接器入口处 连接子板、外设及辅助电路的电源端子附近 大功率数字元件附近 离电源输入端子最远的位置 远离电源输入端子的元件高密度区 紧邻时钟发生电路null印制线的主要参数计算影响PCB线条阻抗的因素影响PCB线条阻抗的因素线宽 线条距离参考平面的高度（介质厚度）和介电常数一阶因素二阶因素回路长度 印制线厚度 印制线的截面形状 阻焊层覆盖范围微带线参数微带线参数WTH微带线阻抗的计算微带线阻抗的计算微带线阻抗的表达式 Z0=（ ）ln（ ） 对于15W/H>0.6时，精度为±20%。微带线自身电容的计算微带线自身电容的计算微带线电容容量的表达式 C0= 0.67（ εr +1.41）Ln（ ）式中C0是特性阻抗（pF/单位长度），W是线条宽度，T是印制线厚度，H是信号线与参考平面的间距， εr 是PCB板材料的介电常数。5.98H0.8W+T微带线上信号传输延时的计算微带线上信号传输延时的计算微带线上信号传输延时的表达式 tpd=1.017√0.475+0.67εr 式中tpd是传输延时（ns/ft）， εr 是PCB板材料的介电常数。单带状线参数单带状线参数WTHHB单带状线阻抗的计算单带状线阻抗的计算单带状线阻抗的表达式 Z0=（ ）ln（ ） 60εr 式中Z0是特性阻抗，W是线条宽度，T是印制线厚度，H是信号线与参考平面的间距，B是两层参考平面间的介质厚度， εr 是PCB板材料的介电常数。W、T和H采用一致的单位即可。√1.9B0.8W+T注：W/（H-T）<0.35，T/H<0.25。单带状线自身电容的计算单带状线自身电容的计算单带状线电容容量的表达式 C0= 1.41εr Ln（ ）式中C0是特性阻抗（pF/in），W是线条宽度，T是印制线厚度，H是信号线与参考平面的间距， εr 是PCB板材料的介电常数。3.81H0.8W+T单带状线上信号传输延时的计算单带状线上信号传输延时的计算单带状线上信号传输延时的表达式 tpd=1.017√εr 式中tpd是传输延时（ns/ft），εr 是PCB板材料的介电常数。电气长的线条定义电气长的线条定义电气长线条的定义： 一条印制线的长度足够长，以至于信号的电磁波从源到负载再从回路回到源这个过程在第二个边沿转换之后还在进行。无需端接的最大布线长度无需端接的最大布线长度无需端接最大布线长度 Lmax= /2tpd式中tpd是传输延时（ns/cm）， 是边沿速率，Lmax是最大布线长度。注：这个长度是往返路径长度，源到负载的路径长度应为Lmax的一半。最大无端接线长VS边沿速率最大无端接线长VS边沿速率 50cm（19.7in） 10cm （3.9in） 5cm （2.0in） 0cm （0.0in） 0.1ns 0.25ns 0.5ns 0.75ns 1.0ns 2.0ns 5.0ns最大无端接线长边沿速率注：材质为FR-4材料null时钟电路及高速电路的布线有关时钟线的布线规则有关时钟线的布线规则布线主要规则时钟线布线应以最短直线为理想目标，同样过孔数量也应尽可能少 晶振必须直接安装在PCB上，不得使用插座转接 只有与时钟相关的印制线和频率生成电路可以放置在隔离的时钟生成区域内 禁止其它线条在相邻的信号布线层靠近或在时钟电路区域下面穿过 时钟外壳需接地有关时钟线跨越镜像层问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 有关时钟线跨越镜像层问题①信号1④信号2③电源②电源地①信号1④信号2③电源②电源地①信号1④信号2③电源②电源地最佳方案是不跨越跨越时需要提供RF回路RF回路有间断较差的时钟信号布线拓扑较差的时钟信号布线拓扑振荡器缓冲器ASIC高速缓冲存储器I/O控制器较好的时钟信号布线拓扑（电气短）较好的时钟信号布线拓扑（电气短）振荡器缓冲器ASIC高速缓冲存储器I/O控制器印制线长度相对于时钟为电气短时较好的布线拓扑。较好的时钟信号布线拓扑（电气长）较好的时钟信号布线拓扑（电气长）振荡器缓冲器ASIC高速缓冲存储器I/O控制器印制线长度相对于时钟为电气长时较好的布线拓扑。高速信号应避免T型走线高速信号应避免T型走线 电气长线布T型线一般是不允许的。主要是因为在交叉处产生严重的阻抗不连续。如果两条分支线长度不同，就会产生严重的SI问题。 如果一定要布T型线，就要保证线非常短，而且两分支线精确同长度。高速信号跨越镜像平面沟槽的处理高速信号跨越镜像平面沟槽的处理 当布线层紧邻镜像平面被完全分割时（见图例），应尽量避免高速信号跨越这个沟槽。如果必须跨越，那么需要布一条伴随其走线全程的地线。电源3.3V电源5V新增地线null串 扰串扰产生机理串扰产生机理容性耦合 感性耦合 阻性耦合串扰产生的机理有三类容性耦合产生的串扰容性耦合产生的串扰图中Vb为容性后向串扰，Vf为容性前向串扰源端负载端近端远端噪声线被干扰线VbVf感性耦合产生的串扰感性耦合产生的串扰图中Vb为感性后向串扰，Vf为感性前向串扰源端负载端近端远端噪声线被干扰线VbVf阻性耦合产生的串扰阻性耦合产生的串扰源端负载端噪声线被干扰线阻性耦合产生的串扰实例（示意图）阻性耦合产生的串扰实例（示意图）微带线串扰的估算微带线串扰的估算DH 串扰= = K1+（ ）HD2KH2H2+D2式中K与信号上升沿时间和干扰印制线的长度。高度不同的两条微带线串扰的估算高度不同的两条微带线串扰的估算DH2 串扰=11+（ ）DH1×H22式中D是两条埋入式微带线的中心距离。H1两条微带线串扰的FDTD仿真两条微带线串扰的FDTD仿真100MHz干扰信号及串扰在0.3388ns的分布图，线宽8mil，间距16mil，高度8mil 防止串扰的设计 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 （1）防止串扰的设计方法（1）将器件的逻辑系列按功能分类，严格控制总线结构 布局阶段减小元器件的物理间距 减小平行布线的线长 器件位置远离I/O互连线及其它对耦合敏感的电路区域 对控制阻抗的印制线或富含谐波能量的印制线进行终端处理 印制线间保持足够的间距以减小感性耦合防止串扰的设计方法有防止串扰的设计方法（2）防止串扰的设计方法（2）相邻布线层采用正交布线，减小容性耦合 减小信号层到参考地距离 降低线条信号驱动电平和线条阻抗 用实心的平面结构隔离必须同向的布线层 在层叠分配中将高噪声发射器（时钟、I/O、高速互连线）分割或隔离在不同的布线层 在特殊的传输线上加具有频带限制功能的滤波器以清除耦合防止串扰的设计方法有印制线的电场分布（FDTD仿真）印制线的电场分布（FDTD仿真） 印制线宽度8mil，高度8mil，有效介电常数取4.4，在0.1694ns时单条微带线时在过原点的x-y平面上Ey分布的1000条等值线图 。3W规则3W规则WWWWWW3W规则：两条印制线中心间距大于印制线宽度W的3倍。3W70%磁通边界3W规则（有过孔的情况）3W规则（有过孔的情况）WWWWWW如果两条线间存在过孔，那么需要在3W的基础上增加过孔最大外圈直径的距离。70%磁通边界3W规则（有差分对线条的情况）3W规则（有差分对线条的情况） 差分对线条宽度是由设计者按所需阻抗确定的。另外需注意，平面边缘到印制线边缘的距离应不小于3W。WW2W2W3W3W3W规则的应用对象3W规则的应用对象 并不是所有的布线均需要遵循3W规则，要求强制使用3W规则的布线类型有： 时钟线 差分对 视频线 音频线 复位线 或其它需要消除串扰的重要布线比3W规则更严酷的规则比3W规则更严酷的规则如果要求涵盖98%的磁通边界，那么就需要10W的半边宽度。W98%磁通边界20H规则20H规则20H规则要求： 所有的电源平面的物理尺寸都要比临近的地平面尺寸小20H。 20H规则主要是为降低PCB边沿的RF辐射。20H时，大约有70%的通量被束缚，100H时则是98%。10H20H100Hnull端 接串联端接串联端接Rs R0 Z0 RS=Z0-R0 式中R0是源输出阻抗， RS是串联电阻，Z0是传输线特性阻抗。原理是在源处通过串联电阻吸收负载端传来的反射。并联端接并联端接RP R0 Z0 Rp=Z0 式中RP是并联电阻，Z0是传输线特性阻抗。原理是在负载处通过并联电阻匹配负载端，使之不发生反射。戴维宁网络端接戴维宁网络端接R2 R0 Z0 Z0 =R1*R2/(R1+R2) 式中R1是上拉电阻， R2是下拉电阻，Z0是传输线特性阻抗。原理是在负载处通过戴维宁网络匹配负载端，使之不发生反射。R1 RC端接RC端接R R0 Z0 R=Z0 =RC >2t’pd 式中R是并联电阻，C是串联在电阻后的电容。原理是在负载处通过并联电阻匹配负载端，使之不发生反射，并通过串联电容来消除对电源的大的能量需求。C二极管端接二极管端接D2 R0 Z0 式中D1、 R2是2个二极管，一般是肖特基二极管。原理是在负载处通过电压钳位消除信号过冲。D1 各种端接对电源需求的对比各种端接对电源需求的对比磁珠的选择磁珠的选择注：为什么电阻很小的磁珠用在直流上有时会有很大压降？null几个特殊问题几个特殊的问题几个特殊的问题PCB布线的直角问题 I/0独立分区问题 静电保护地边缘问题null仿真与测试共享的印制线阻抗仿真软件PCB布线前后电磁干扰仿真工具共享的印制线阻抗仿真软件共享的串扰仿真计算软件ULtraCAD共享的串扰仿真计算软件ULtraCADFDTD仿真 是本文作者在博士 论文 政研论文下载论文大学下载论文大学下载关于长拳的论文浙大论文封面下载 课题中使用Fortran编写的仿真软件，本图是此软件仿真高斯脉冲在微带线中的传播FDTD仿真Apsim EMIPCB布线前后电磁干扰仿真工具Apsim EMIEMC Scanner电磁辐射及热辐射扫描仪PCB辐射测试图像EMC Scanner49MHz时钟信号的EMC Scanner测试图49MHz时钟信号的EMC Scanner测试图正确端接时钟信号后辐射明显降低正确端接时钟信号后辐射明显降低DC/DC模块在电源平面上的开关噪声DC/DC模块在电源平面上的开关噪声本讲义辅助教材本讲义辅助教材电磁兼容性的印制电路板设计(原 书 关于书的成语关于读书的排比句社区图书漂流公约怎么写关于读书的小报汉书pdf 第2版） Printed Circuit Board Design Techniques For EMC Compliance（Second Edition） （美）Mark I. Montrose 著 吕英华 于学萍 张金玲 等译 机械工业出版社推荐书籍推荐书籍null