ICL7135的原理

ICL7135的原理 一、概述、特点 7135是采用CMOS工艺制作的单片4 1/2位A/D转换器，只要附加译码器，数码显示器，驱动器及电阻电容等元件，就可组成一个满量程为2V的数字电压表。 7135主要特点如下: 1 在每次A/D转换前，内部电路都自动进行调零操作。 2 在?2000字(2V满量程)范围内，保证转换精度?1字。 3 具有自动极性转换功能。 4 输出电流典型值1PA。 5 所有输出端和TTL电路相容。 6 有过量程(OR)和欠量程(UR)标志信号输出，可用作自动量程转换的控制信号。 7 输出为动态扫描BCD码。 8 对外提供六个输入,输出控制信号(R/H,BUSH,ST,POL,OR,UR),因此除用于数字电压表外,还能与异步接收 /发送器,微处理器或其它控制电路连接使用。 9 采用28外引线双列直插式封装，外引线功能端排列如图所示。 各外引线功能端文字符号说明如下: V- ——负电源端， V——外接基准电压输入端， AGND——模拟地， INT——积分器输出，外接积分电容(Cint)端， AZ——外接调零电容(Caz)端， BUF——缓冲器输出，外接积分电阻(Rint)端， Rr+、Rr-——外接基准电压电容(Cr)端， INTO、INHI——被测电压(低、高)输入端， V+——正电源端， D5、D4、D3、D2、D1——位扫描选通信号输出端，其中D5(MSD)对应万位数选通， 其余依次为D4、D3、D2、D1(LSD，个位)， B8、B4、B2、B1——BCD码输出端，采用动态扫描方式输出， BUST——指示积分器处于积分状态的标志信号输出端，CLK——时钟信号输入端，DGNG——数字电路接地端，R/H——转换/保持控制信号输入端，ST——选通信号输出端，主要用作外部寄存器存放转换结果的选通控制信号，OR——过量程信号输出端，UR——欠量程信号输出端。 在电路内部，CLK和R/H两个输入端上分别设置了非门和场效应管的输入电路，以保证该两端在悬空时为高电平。 V+ = +5V，V- =-5V，TA=25?，时钟频率为120KHz时，每秒可转换3次。 功耗:1000mW(MAX);电源电压:V+:+6V(MAX);V-:-6V(MAX) 二、7135数字部分 数字部分主要由计数器、锁存器、多路开关及控制逻辑电路等组成。7135一次A/D转换周期分为四个阶段:1、自动调零(AZ);2、被测电压积分(INT);3、基准电压反积分(DE);4、积分回零(ZI)。具体内部转换过程这里不做祥解，主要介绍引脚的使用。 1、R/H(25脚) 当R/H=“1”(该端悬空时为“1”)时，7135处于连续转换状态，每40002个时钟周期完成一次A/D转换。若R/H由“1”变“0”，则7135在完成本次A/D转换后进入保持状态，此时输出为最后一次转换结果，不受输入电压变化的影响。因此利用R/H端的功能可以使数据有保持功能。若把R/H端用作启动功能时，只要在该端输入一个正脉冲(宽度》300NS)，转换器就从AZ阶段开始进行A/D转换。注意:第一次转换周期中的AZ阶段时间为9001-10001个时钟脉冲，这是由于启动脉冲和内部计数器状态不同步造成的。 2、/ST(26脚) 每次A/D转换周期结束后，ST端都输出5个负脉冲，其输出时间对应在每个周期开始时的5个位选信号正脉冲的中间，ST负脉冲宽度等于1/2时钟周期，第一个ST负脉冲在上次转换周期结束后101个时钟周期产生。因为每个选信号(D5--D1)的正脉冲宽度为200个时钟周期(*只有AZ和DE阶段开始时的第一个D5的脉冲宽度为201个CLK周期)，所以ST负脉冲之间相隔也是200个时钟周期。需要注意的是，若上一周期为保持状态(R/H=“0”)则ST无脉冲信号输出。 ST信号主要用来控制将转换结果向外部锁存器、UARTs或微处理器进行传送。 3、BUSY(21脚) 在双积分阶段(INT+DE)，BUSY为高电平，其余时为低电平。因此利用BUSY功能，可以实现A/D转换结果的远距离双线传送，其还原方法是将BUSY和CLK“与”后来计数器，再减去10001就可得到原来的转换结果。 4、OR(27脚) 当输入电压超出量程范围(20000)，OR将会变高。该信号在BUSY信号结束时变高。在DE阶段开始时变低。 5、UR(28脚) 当输入电压等于或低于满量程的9%(读数为1800)，则一当BUST信号结束，UR将会变高。该信号在INT阶段开始时变低。 6、POL(23脚) 该信号用来指示输入电压的极性。当输入电压为正，则POL等于“1”，反之则等于“0”。该信号DE阶段开始时变化，并维持一个A/D转换调期。 7、位驱动信号D5、D4、D3、D2、D1(12、17、18、19、20脚) 每一位驱动信号分别输出一个正脉冲信号，脉冲宽度为200个时钟周期，其中D5对应万位选通，以下依次为千、百、十、个位。在正常输入情况下，D5--D1输出连续脉冲。当输入电压过量程时，D5--D1在AZ阶段开始时只分别输出一个脉冲，然后都处于低电平，直至DE阶段开始时才输出连续脉冲。利用这个特性，可使得显示器件在过程时产生一亮一暗的直观现象。 8、B8、B4、B2、B1(16、15、14、13脚) 该四端为转换结果BCD码输出，采用动态扫描输出方式，即当位选信号D5=“1”时，该四端的信号为万位数的内容，D4=“1”时为千位数内容，其余依次类推。在个、十、百、千四位数的内容输出时，BCD码范围为0000--1001，对于万位数只有0和1两种状态，所以其输出的BCD码为“0000”和“0001”。当输入电压过量程时，各位数输出全部为零，这一点在使用时应注意。 最后还要说明一点，由于数字部分以DGNG端作为接地端，所以所有输出端输 出电平以DGNG作为相对参考点。 基准电压，基准电压的输入必须对于模拟公共端COM是正电压。 —————————————————————————————————————————— (一)，,,,,,,芯片介绍，,，,,,,是,位双积分,,,转换芯片，可以转换输出?,,,,,个数字量，有,,,选通控制的,,,码输出，与微机接口十分方便(，,,,,,,具有精度高(相当于,,位,,,转换)，价格低的优点(其转换速度与时钟频率相关，每个转换周期均有:自校准(调零)，正向积分(被测模拟电压积分)，反向积分(基准电压积分)和过零检测四个阶段组成，其中自校准时间为,,,,,个脉冲，正向积分时间为,,,,,个脉冲，反向积分直至电压到零为止(最大不超过,,,,,个脉冲)(故设计者可以采用从正向积分开始计数脉冲个数，到反向积分为零时停止计数(将计数的脉冲个数减,,,,,，即得到对应的模拟量(图,给出了，,,,,,,时序，由图可见，当,,,,变高时开始正向积分，反向积分到零时,,,,变低，所以,,,,可以用于控制计数器的启动,停止( ，,,,,,,为,，,,,封装，芯片引脚排列如图,所示，引脚功能及含义如下:(,)与供电及电源相关的引脚(共,脚) (,,:，,,,,,,负电源引入端，典型值,,,，极限值,,,; (，,:，,,,,,,正电源引入端，典型值，,,，极限值，,,; (,,,,:数字地，，,,,,,,正，负电源的低电平基准; (,,,:参考电压输入，,,,的地为,,,,引脚，典型值,,，输出数字量,,,,,,×(,，,,,,,,); (,,:模拟地，典型应用中，与,,,,(数字地):一点接地:; (，,,，:模拟输入正; (，,,,:模拟输入负，当模拟信号输入为单端对地时，直接与,,相连( 图, ,,,,,,,芯片引脚 (,)与控制和状态相关的引脚 (共,,脚) (,,,，,:时钟信号输入(当,,,,,,时，,;,,,,,,,,，对,,,,工频干扰有较大抑制能力，此时转换速度为,次,,(极限值,;,,,,,,时，转换速度为,,次,,( (,,,,，:外接参考电容正，典型值,μ,( (,,,,,:外接参考电容负( (,,,,,:缓冲放大器输出端，典型外接积分电阻( (，,,,:积分器输出端，典型外接积分电容( (,,，,:自校零端( (,,,: 欠量程信号输出端，当输入信号小于量程范围的,,,时，该端输出高电平( (,，,,:过量程信号输出端，当输入信号超过计数范围(,,,,,)时，该端输出高电平( (,,,,:数据输出选通信号(负脉冲)，宽度为时钟脉冲宽度的一半，每次,,,转换结束时，该端输出,个负脉冲，分别选通由高到低的,,,码数据(,位)，该端用于将转换结果打到并行，,,接口( (,,,:自动转换,停顿控制输入(当输入高电平时;每隔,,,,,个时钟脉冲自动启动下一次转换;当输入为低电平时，转换结束后需输入一个大于,,,,,的正脉冲，才能启动下一次转换( (,,,:极性信号输出，高电平表示极性为正( (,,,,:忙信号输出，高电平有效(正向积分开始时自动变高，反向积分结束时自动变低( (,)与选通和数据输出相关的引脚(共,脚), (,,,,,:,,,码输出(,,为高位，对应,,,码; (,,:万位选通; (,,,,,:千，百，十，个位选通( ，,,,,,,外接阻容的典型应用如图,所示( 由于单片机资源的宝贵，如果采用,,,,,,,的接口方法，将占用,条以上端口线，下面重点介绍一种利用,,,,信号特点的:转换:方式，大大地减少了对单片机资源的占用( 图, ，,,,,,,典型应用 (二)接口与编程 ，,,,,,,与,,,,,,的连接可参照,,,,,,,,与处理器连接方法，依次读出万位到个位的,,,码(本节采用另外一种方法，重点推荐采用计数法进行,,,:转换:的方法(，,,,,,,与,,,,,,连接如图,所示( 图, ,,,,,,,与,,,,,连接 (,)硬件连接(设,,,,,,的外接晶振,,,;,,,,,，则,,,输出约为,,,,，将,,,信号输入,,,,,,的,,,引脚(,,,,,,是由,,个,型触发器组成的串行二进制计数器,分频器，有,,个分频输出端，,,,,,,，最大分频系数为,，,,,,,,,，由于,,,,,,的所有输入，输出端都设有缓冲器，所以有较好的噪声容限(,,,,,,的,,输出是对,,,进行了,，,,,分频，故输入，,,,,,,的时钟为,,,,,,,,,,,,,，可得,,,,,,,,,,,,,(,,,, ,，由于一次转换最多需(,,,,,，,,,,,，,,,,,),,,,,,个脉冲，故转换一次需,(,,,×,,,,,?,,,,,，因此，,,,,,,的转换速度为,(,,次,,(选择这一频率，以牺牲，,,,,,,抗工频干扰为代价，使,,,,,,的,,位计数器能一次计数,,,:转换:的,,脉冲数(在满电压输入时，,,,,宽度为正向积分,,,,,个,,脉冲，反向积分,,,,,个,,脉冲(总计,,,,,个,,脉冲)(在,,,;,,,,,情况下，,,,,内部定时频率为,,,,,,,,,,,,,,，比，,,,,,,时钟频率,,,,,,大了,倍(在满刻度电压输入时，定时器计数值应为,, ,,,×,,,,,,,，不超过,,,,,,的,,位计数的最大可计数值(,,,)，故在,,,,高电平期间，计数器计数值除以,，再减去,,,,,(,,,,,)，余数就是被测电压的数值( (,)程序设计(假定将转换的结果(二进制)存放在,,，,,寄存器中，其中,,存放高位( 程序 清单 安全隐患排查清单下载最新工程量清单计量规则下载程序清单下载家私清单下载送货清单下载 如下: ,, ,,(,，, ;等待,,,,变低(,,,转换结束) ,,, ,,,，,, ,,, ,,,，,, ;,,位计数器初值清, ,,, ,,,,，,,,, ;,,定时，方式,(,,位定时) ,,, ,,(,，, ;等待,,,,变高(,,,转换开始) ,,,, ,,, ;启动定时 ,, ,,(,，, ;等待,,,结束 ,,, ,,, ;停定时 ,,, , ,,, ,，,,, ,,, , ;高位除以, ,,, ,,，, ;存高位 ,,, ,，,,, ,,, , ;低位除以, ,,, ,,，, ;存低位 ,,, , ,,,, ,，,,,, ;低位减,,, ,,, ,,，, ,,, ,，,, ,,,, ,，,,,, ;高位减,,, ,,, ,,，, ,,, 提示:现在市场上许多常见的,位半数字万用表就是采用类似上述转换芯片