数字电路技术基础试题集

数字电路技术基础试题集 1.指出下列各种触发器中，哪些可以用来构成移位寄存器和计数器（ ）。 (A)基本RS触发器 （B）边沿JK触发器 （C）同步RS触发器 （D）同步D锁存器 2.构成一个9进制加法计数器共需（ ）个触发器。 （A）3 （B）10 （C）2 （D）4 3.基本RS-FF由二个与非门或者由二个或非门交叉构成，由二个与非门构成的基本RS-FF输入端触发信号是( )。 (A)低电平 （B）高电平 （C）脉冲前边沿 （D）脉冲后边沿 4.用CMOS门电路组成的单稳态电路，脉冲宽度Tw由（ ）决定。 （A）R、C （B）触发信号 （C）电源电压 （D）以上都是 5.用若干RAM实现位扩展而组成多位的RAM时，其 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 是将下列选项中的（ ）以外的部件相应地并联在一起。 （A）地址线 （B）数据线（输出线） （C）片选信号线 （D）读/写线 6.在一个N位计数器中，时钟信号到达时，各触发器的翻转有先有后，这种触发器称为 ( )。 （A）同步计数器 （B）异步计数器 （C）时空计数器 （D）移位寄存计数器 7.下列函数式中，是最小项之和形式的为（ ）。 (A)Y1(A,B,C)=A+B｀C (B)Y2(A,B,C)=A｀B｀C｀+AB｀C+A｀ BC｀ (C)Y3(A,B,C)=ABC+(A｀BC｀)｀ (D)Y4(A,B,C,D)=ACD+A｀C｀D+ABD｀ 8.和TTL电路相比，CMOS电路最突出的优势在于（ ）。 (A)可靠性高 (B)抗干扰能力强 (C)速度快 (D)功耗低 9.可以将输出端直接并联实现“线与”逻辑的门电路是（ ）。 第(A)三态输出的门电路； (B)推拉式输出结构的TTL门电路； 一(C)互补输出结构的CMOS门电路 (D)集电极开路输出的TTL门电路。 页 10.在图1.1的TTL门电路中，输出为高电平的是（ ）。 0101YYYY1 悬空 50Ω100Ω (A) (B) (C) (D) 图1.1 1.（11101001）=（ ）=（ ）。 21016 3 2.对边沿JK触发器，若现态为0时，若要次态为1有K= 0 ，J= 和 K= ，J= 两种方法。 4 3._ _器是时序逻辑电路最基本的部件；_ 器是最基本的算术运算部件。 1 4. 和 是A/D、D/A转换器的两个最重要的指标。 5.ROM电路主要由 、 、 三部分组成。 6.RS触发器特性方程是： 。 7.两个M进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉冲， 此计数器组成_ _进制计数器。 8.若将D触发器转换成T触发器，则应令D= 。 9.数值比较器的比较结果有：_ __、_ ___、_ _。 10.移位寄存器既能 _ __数据，又能完成_ __功能。1.比较简单门电路、TTL集成逻辑门电路、CMOS门电路的优缺点。 2.多谐振荡器、单稳态触发器、双稳态触发器（普通触发器），各有几个暂稳态？各有几个 能够自动保持的稳定状态？并说明每种电路的主要用途。 1.组合电路如图4.1所示，写出图中所示逻辑图的逻辑函数表达式，并简要说明其逻辑功能。 （8分） ABLC 图4.1 2.用卡诺图将下列两函数分别化简成为最简与或式。（Σ为最小项之和。）（8分） m (1)F1（A，B，C，D）=Σ（0，1，2，5，6，8，9，10，12，14） m F2(A,B,C)=AB｀C｀+A｀B｀C+ABC+A｀BC｀ (2) 给定约束条件为：A｀B｀C｀+A｀BC=0 3.用74160构成的电路如图4.2所示，请指出该电路为几进制计数器？（74160是十进制计数器，具异步清零和同步置数功能）。（4分） Q0Q1Q2Q3CPCPRD`EP7416011LD`ETD0D1D2D3 1 图4.2 4、如果要实现如下图4.3所示各TTL门电路输出端所示的逻辑关系，请分析各电路输入端 的连接是否正确？如果不正确，请予以改正。（6分） AAAF2=(A+B)`F1=(AB)`F3=(AB)`BBB 50ΩVCC 图4.3 5.用一个集成译码器74L138和二个与非门（自行添加）实现下列二输出逻辑函数，并画连 线图。（S1、S2、S3是集成译码器74L138三个输入选通控制端）。（8分） Y1=A｀B｀C+AB｀C｀+BC Y2=B｀C｀+ABC｀ 图4.4 6.画出图4.5中各JK触发器在时钟信号作用下输出端Q、Q电压的波形。设各触发器初态01 为0。（6分） 1Q0Q1 JQ0JQ1 CP KQ0`KQ1` CP Q0 Q1 第 图4.5 三 页 用与非门 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 一个举重裁判表决电路。要求写出整个设计过程，并画出你所设计的逻辑 图。设举重比赛有3个裁判，一个主裁判和两个副裁判，杠铃完全举上的裁决由每一个裁判 按一下自己面前的按钮来确定，只有当两个或两个以上裁判判明成功，并且其中有一个为主 裁判时，表明成功的灯才亮。 1.逻辑函数有四种表示方法，它们分别是 、 、 、 。 2.将2004个“1”异或起来得到的结果是 。 3、施密特触发器有 个稳定状态.，多谐振荡器有 个稳定状态。 4.已知Intel 2114是1K×4位的RAM集成电路芯片，它有 条地址线， 条数据线。 5.已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于 kHz；完成一次转换所用的时间应小于 。 6.有一八位倒T型电阻网络DAC，已知=10V，当输入10000000时输出的电压值为 UREF V。 7.二进制码11100001表示的十进制数为 ，相应的8421BCD码为 。 8.D触发器的特征方程为 ，JK触发器的特征方程为 ，T触发器的特征方程 为 。 9.逐次逼近型ADC的数码位数越多，转换结果越 ，但转换时间越 。 21 7 1．用代数法化简：F=((AB'+ABC)'+A(B+A))' 2．用卡诺图法化简：Y(A,B,C,D)=?m(0,1,4,6,9,13)+ ?d(2,3,5,7,11,15) 3．用卡诺图法化简：Y=AB'CD+A'BC'+ABD'+B'C'D+BCD' 105 1．试画出用反相器和集电极开路与非门实现逻辑函数Y=AB+B'C。 2．图3.1、图3.2中电路由TTL门电路构成，图3.3由CMOS门电路构成，试分别写出F1、F2、F3的表达式。 ATGAAF3BF1BF2 50ΩBTG10kΩC C 图3.1 图3.2 图3.3 26 1．试分析下图4.1所示的时序逻辑电路，写出驱动方程、状态方程，画出状态表和状态转 换图，并说明功能。（1 4分） FF0FF1FF2 &1J1JQ1JQQ 1K1K1KQ'Q'Q' CP 图4.1 2．试分析下图4.2逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。 （12分） A BY C 图4.2 24 1．请设计一组合电路，其输入端为A，B，C，输出端为D，要求其功能为： 当A=1时，D=B；当A=0时，D=C。设计内容包括： (1）列出真值表； (2）写出D的最简与或表达式； (3）用最少的与或非门和与非门画出逻辑图。（12分） 2．用四选一数据选择器74LS153设计一个3变量的多数表决电路。（12分） 1．下列函数式中，是最小项之和形式的为（ ）。 (A) Y (A,B,C)=A+B'C (B)Y (A,B,C)=A'B'C'+AB'C+A'BC' （C）Y (A,B,C)=ABC+（A'BC') ' (D)Y(A,B,C)=ACD+A'C'D+ABD' 2．和TTL电路相比，CMOS电路最突出的优势在于（ ）。 (A) 可靠性高 (B) 抗干扰能力强 (C) 速度快 (D) 功耗低 3．可以将输出端直接并联实现“线与”逻辑的门电路是（ ） (A) 三态输出的门电路； (B) 推拉式输出结构的TTL门电路； (C) 互补输出结构的CMOS门电路 (D) 集电极开路输出的TTL门电路。 4．在图1.1的TTL门电路中，输出为高电平的是（ ） 0101YYYY1 悬空 50Ω100Ω (A) (B) (C) (D) 图1.1 5．为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。 (A)寄存器 (B)移位寄存器 (C)计数器 (D)存储器。 6．单稳态触发器输出脉冲的宽度取决于（ ）。 (A)触发脉冲的宽度 (B)触发脉冲的幅度 (C)电路本身的电阻、电容参数 (D)电源电压的数值 7．为了提高对称式多谐振荡器振荡频率的稳定性，最有效的方法是（ ）。 (A)提高电阻、电容的精度 (B)提高电源的稳定度 (C)接入石英晶体 (D)保持环境温度不变 8．在图1.2用555定时器接成的施密特触发电路中，它的回差电压等于（ ）。 (A)8V (B)3V (C)4V (D) 6V 9．各种A/D转换器电路类型中转换速度最快的是（ ）。 (A)并联比较型 (B)逐次渐近型 (C)双积分型 (D)计数型 10．构成一个9进制加法计数器共需（ ）个触发器。 第(A) 4 (B) 10 一 页 (C) 2 (D) 3 共 三 页 图1.2 212 1．（01101001）=（ ）=（ ）21016 2．对边沿JK触发器，若现态为1时，若要次态为1有K= ，J= 和K= ，J= 两种方法。 3．__ ____器是时序逻辑电路最基本的部件；__ ___器是最基本的算术运算部件。 4．T触发器特性方程是： 。 5．两个N进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉 冲组成 ___ ____进制计数器。 6． 和 是A/D、D/A转换器的两个最重要的指标。 -412 1.Y1(A,B,C)=A'BC+(A+B')C 2.Y2(A,B,C)=(AB'C+C'D) '(AC+BD) 3.Y3(A,B,C)=A'B'D'+AB'C'D'+A'DB 约束条件为AB+AC=0 32 1．画出图4.1中各触发器输出端的电压波开。输入电压波形如图中所示。触发器的初始状 态均为Q=0。（10分） (a) 基本RS触发器 (b)边沿D触发器 图4.1 2.用一片1024×8位的EPROM设计一个多输出的组合逻辑电路，要求输出的逻辑函数式为： Y3(A,B,C,D)=B'D'+A'BD+BCD Y2(A,B,C,D)=ABC'+A'BD+B'C Y1(A,B,C,D)=A'D'+A'B'C'+BCD'+AB'CD Y0(A,B,C,D)=AB'C'D'+BD+CD 请在EPROM的框图上标明所设计电路的输入端和输出端，并列出应写入EPROM的数据表。 （10分）。 共第 三二 页页 共 三 页 图4.2 3.用同步十六进制计数器74LS161设计一个可变进制计数器，当控制信号M=1时为十进制， 而M=0时为七进制。请标明计数输入端和进位输出端。可以附加必要的门电路。74LS161的框图和功能表如图4.3和表1所示。（12分） 表4-1 74LS161功能表 图4.3 2.图5.1是用555定时器和倒T型电阻网络D/A转换器构成的频率可编程多谐振荡器，电路 参数如图中所标注。试求D/A转换器的输入d9d8d7d6d5d4d3d2d1d0为0000000000和1111111111时 (1）D/A转换器的输出电压VA各为多少？555定时器的5脚（标准电压输入端）VCO各为多少？ (2）多谐振荡器的振荡频率各为多少？ 已知求和放大器的反馈电阻2R与倒T型电阻网络中的2R电阻阻值相同。（12分） 图5.1 1.用与非门设计一个三输入的多数表决电路。写出设计过程，并画出逻辑图。（12分） 2.图5.1是用555定时器和倒T型电阻网络D/A转换器构成的频率可编程多谐振荡器，电路 参数如图中所标注。试求D/A转换器的输入d9d8d7d6d5d4d3d2d1d0为0000000000和1111111111时 (1）D/A转换器的输出电压VA各为多少？555定时器的5脚（标准电压输入端）VCO各为多少？ (2）多谐振荡器的振荡频率各为多少？ 已知求和放大器的反馈电阻2R与倒T型电阻网络中的2R电阻阻值相同。（12分） 图5.1 第四套—— 1．用若干RAM实现位扩展而组成多位的RAM时，其方法是将下列选项中的（ ）以外的部件相应地并联在一起。 （A）地址线 （B）数据线（输出线） （C）片选信号线 （D）读/写线 2．构成一个10进制加法计数器共需（ ）个触发器。 （A）3 （B）10 （C）2 （D）4 3．基本RS-FF由二个与非门或者由二个或非门交叉构成，由二个或非门构成的基本RS-FF 输入端触发信号是( )。 （A）低电平 （B）高电平 （C）脉冲前边沿 （D）脉冲后边沿 4．在一个N位计数器中，时钟信号到达时，各触发器的翻转有先有后，这种触发器称为 ( )。 （A）同步计数器 （B）异步计数器 （C）时空计数器 （D）移位寄存计数器 5．用CMOS门电路组成的单稳态电路，脉冲宽度Tw由（ ）决定。 （A）R、C （B）触发信号 （C）电源电压 （D）以上都是 1.十六进制数（7E.5C）等值的二进制数为（ ）,等值的八进制数为（ ）162 8 2.若将D触发器转换成T触发器，则应令 。 3.数值比较器的比较结果有：___ _______、___ ______、____ ______。 4.移位寄存器既能 ___ ___数据，又能完成______ ______功能。5.逻辑函数有五种不同的表示方法：_ ____、_ __ __、__ _ 、_ __及 波形图。 6.JK触发器的特性方程为_ ____。 7.只读存储器（ROM）按照数据写入方式特点不同，分 成 、 、 三种。 8.对8位D/A转换器，若V=8V，当输入数字量为时（01100010）时，输出电压REF2为 V。 1.什么叫组合逻辑电路中的竞争冒险？消除竞争冒险的常用方法有哪些？ 2、简述存储器和寄存器在电路结构和工作原理上有何不同？ 3、时序逻辑电路和组合逻辑电路的根本区别是什么？ 1.将下列两函数分别化简成为最简与或式。（Σ为最小项之和。）方法不限。（10分） m （1）F1（A，B，C，D）=Σ（0，1，2，5，8，9，10，12，14） m F2(A,B,C)=AB'C'+A'B'C+ABC+A'BC' （2） 给定约束条件为：A'B'C'+A'BC=0 2．用两片74161和与非门(自加)构成83进制计数器。请正确连接线路和必要的说明来表示， 并指出你所设计的线路两片集成块之间是多少进制？（9分） （74161是十六进制计数器，具异步清零和同步置数功能。） Q0Q1Q2Q3Q0Q1Q2Q3CCCPCP EPRD'RD'EP7416174161ETETLD'LD' D0D1D2D0D1D2D3D3 图4.1 3．如图4.2是由555定时器组成的开机延时电路。若给定C=47μF，R=10kΩ，V=6V，试CC计算常闭开关S断开以后经过多长的延迟时间才跳变为高电平？（7分） 第 二 页 共 三 页 图4.2 4.如图4.3是存储器ROM用作组成逻辑函数的点阵图，写出输入（A、B、C变量）与输出（Y1、Y2、Y3、Y4变量）之间的逻辑关系式。（8分） A与A'门B阵B'列C C' 或Y1 门Y2 阵Y3 Y4列 图4.3 5.用与非门设计一个四输入的多数表决电路。写出设计过程，并画出逻辑图。（10分） 6.分析图4.4中所示CMOS电路(a)、(b)、(c)，哪些能正常工作？哪些不能？写出能正常工 作电路输出信号的逻辑表达式，不能正常工作的主要原因。（6分） VDD AAATGBB Y1Y2Y3CC DD BTG E (a) (b) (c) 图4.4 7.试用4选1数据选择器实现逻辑函数：Y1=A'B'C+AB'C'+BC写出实现的设计过程，并画出连线图。（8分）