数字电路 设计 数字钟的设计与制作

数字电路 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 数字钟的设计与制作 数字电子技术课程设计报告 题 目: 数字钟的设计与制作 学 年:03,04 学 期: 短学期 专 业:通信技术 班 级: 022 学 号: 姓 名: 陶方静 指导教师及职称: 钱裕禄 讲师 时 间: 2004年6月25日—2004年7月9日 浙江万里学院电子信息学院 一 设计目的 1 进一不了解组合逻辑电路和时序电路。 2 熟悉数字钟的组成以及工作原理。 3 熟悉集成电路的引脚安排，如何在实验箱上接线，接线时应注意什么。 二 设计要求 1 设计指标 (1) 时间以24小时为一个周期; (2) 显示时、分、秒; (3) 具有较时功能，可以分别对时及分进行单独较时，使其校正到标准时间; (4) 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时; (5) 为了保证计时的稳定及准确须由晶体振荡器提供标准时间基准信号; 2 设计要求 (1) 画出电路原理图(或仿真电路图); (2) 元器件及参数选择; (3) 电路仿真与调试; (4) PCB文件生成与打印输出; (5) 在面包板上安装此线路并进行调试; 3 制作要求 自行装配和调试，并能发现问题和解决问题。 4 编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 5 答辩 在规定的时间内，完成叙述并回答提问。 三 工作原理 1 数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准 时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳 定。通常使用石英晶体振荡器电路构成数字钟。图 3—1所示为数字钟的一般构成框图。 图3—1 数字种组成框图 ? 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768,z的方波信号，可保证 数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了 晶体振荡器电路。 15? 分频器 分频器电路将32769Hz的高频方波信号经32768(2)次分频后得到1Hz的方波信 号供秒计数器进行计数。分频器实际上也就是计数器。 ? 时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位 计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制 计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 ? 译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保 证数码管正常工作提供足够的工作电流。 ? 数码管 数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管，本设计提供的为, ,,数码管。 2 数字种的工作原理 1) 晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用,,,门电路构成;另一类是通过 ,,,,非门构成的电路，如图3—2所示，从图上可以看出其结构非常简单。该电路广泛使用于各种 需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电路等。 图 3—2 CMOS晶体振荡器 图3—2所示电路中，,,,,非门,,与晶体、电容和电阻构成晶体振荡器电路，,,实现整形 功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻,为非门提供偏置，, 使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。C、C均为30pF，当要求频率12 准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因 此反馈电阻R可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00或1 74HC04等。电容,、,与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个,,, ,,度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性 及准确性，从而保证了输出频率的稳定和准确。 2) 分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到,,z的秒信号输入，需要对振荡器的输出信 号进行分频。 为了尽量减少元器件数量，可选用多极,进制计数电路CD4060，,,,,,,计数为,,级,进制 计数器，可以将,,,,,,的信号分频为,,，其内部框图如图 3—3所示，从图中可以看出，,ZZ ,,,,,的时钟输入端两个串接的非门，因此在,,和,,之间接入振荡器外接元件可实现振荡，,, 并利用时计数电路中多一个,分频器(后述)可实现,,级,分频，即可得,,信号。 Z 图3—3 CD4060内部框图 3) 时间计数电路 一般采用,,进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选,,,,,,,，其内部逻辑框图如图3—4所示。该器件为双,—,,,,异步计数器，并且每一计数器均提供一个异步清零端(高电平有效)。 图3—4 74HC390内部框图 秒个位计数单元为,,进制计数器，无需进制转换，只需将,与,,(下降沿有效)相连即可。,, ,,(下降没效)与,,Z秒输入信号相连，,可作为向上的进位信号与十位计数单元的,,相连。 ,,, 秒十位计数单元为,进制计数器，需要进制转换。将,,进制计数器转换为,进制计数器的电路连接 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 如图3—5所示，其中,可作为向上的进位信号与分个位的计数单元的,,相连。 ,, 图3—5 十进制—六进制计数器转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的,作为向上的进位信号应与分十位计数单元的,,相连，分十位计数单元的,作为向上的,,,进位信号应与时个位计数单元的,,相连。 , 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为,,进制计数器，不是,,的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行,,进制转换。利用,片,,,,,,,实现,,进制计数功能的电路如图3—6所示。 另外，图3—6所示电路中，尚余,,进制计数单元，正好可作为分频器,,输出信号转化为,Z,信号之用。 Z 图3—6 十二进制计数器电路 4) 译码驱动及显示单元 计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来， 需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这 种译码器通常称为7段译码显示驱动器。 常用的7段译码显示驱动器有CD4511。 本次设计中选择,,,,,,作为显示译码电路;选择,,,数码管作为显示单元电路。 5) 校时电路 根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路， 并采用正常计时信号与校正信号可以随时切换的电路接入其中。若门电路采用TTL型，则可省去电阻 R和R。与或非门可选74HC15，非门则可选74HC00或74HC04等。图3—7所示即为用COMS与或非门12 实现的时或分校时电路，图中，In1端与低位的进位信号相连;In2端与校正信号相连，校正信号可 直接取自分频器产生的1H或2H(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。ZZ 如图3—7所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正 常输入信号可以顺利通过与或门，故校时电路处于正常计时状态;当开关打向上时，情况正好与上述 相反，这时校时电路处于校时状态。显然，这样的校时电路需要两个。 图3—7所示校时电路存在开关抖动问题，使电路无法正常工作，因此实际使用时，须对开关的 状态进行消除抖动处理。通常采用基本RS触发器构成开关消抖动电路，如图3—7所示即为带有该电 路的校正电路。 另外，在对分进行校时时应不影响时计数器的现状态，即当分校时时，如果产生进位应该不影响 时计数的计数或不产生进位作用，因此，可用分校时时RS触发器的0输出状态来封锁。进位输入信 号。74HC51正好为3—3输入的与或非门，多出的输入端可作为封锁信号输入之用。 图3—7 带有消抖动电路的校正电路 6) 整点报时电路 根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间 时，报时电路报时控制信号。 当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9 和5，因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生,,,,,, 报时控制信号。 报时电路可选74HC30来构成。74HC30为8输入与非门。 选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声， 两个输入端是极性的，其较长引脚应与高电位相连。 与非门74HC30输出端应与蜂鸣器的负极相连，而蜂鸣器的正极则应与电源相连 四 元器件 1) 本课程设计共用到材料有: 网络线2米/人 CD4060集成块1块 74HC390集成块3块 74HC51集成块1块 共阴八段数码管6个 74HC00集成块4块 CD4511集成块6块 镊子1把 剪刀1把 10MΩ电阻5个 74HC390集成块3块 74HC30集成块1块 500Ω电阻14个 30p电容2个 32.768k时钟晶体1个 四连面包板1块 附:面包板结构图 ? WB—1系列面包板之电源座(边系)弹片是由每25个插孔连接在一起的弹片组装而成的。 五列为一组，共有两组，组与组不相通，列与列相通，行与行不通。 ? X与Y ? 引脚 2) 集成快引脚排列图 五 各功能块电路图 1) 通过4511测试数码管的好坏，如图5—1 图5—1 4511驱动电路 2) 4060构成脉冲发生及分频 如图5—2 图5—2 3) 74390 构成十进制计数器如图5—3 图5—3 4) 74390构成六进制计数器如图5—4 图5—4 5) 74390构成六十进制计数器如图5—5 图5—5 6) 双六十进制电路如图5—6 ComComSEVEN_SEG_COM_KU4U7U1BU1ASEVEN_SEG_COM_K416352U11BU10A41ABCDEFGABCDEFG74HC00D74HC00D63U252U3B1371374HC00D74HC00DOA15DA122QA12INA11U8AU9OB12DB112QB22INB1337101OCDCOA1QA102QCDA61INA12519414ODDD5V1QBOB92QDDB1INB2CLR1162OEVCC1QCOC155DC10762OF~EL74HC390D1QDOD14DD1CLR49OG~BIOE3155~LT74HC390DOF~EL4511BDComU1CU1D14VCC4OG5V912~BI8113U6~LT1013SEVEN_SEG_COM_K4511BDCom74HC00D74HC00DSEVEN_SEG_COM_KU15CU16DU14912811ABCDEFG1013 74HC00D74HC00DU3AU5ABCDEFG13371U13OA1QADAU12B1INA131312571154OA2QA1QBOBDA2INADB1INB 100kHz 5V12111161V12122QBOB1QCOCDB2INBDC11101072622QCOC1QDODDCDD1CLR10996142QDODOEDD2CLR915574HC390DOEOF~EL15145VCC474HC390DOFOG5V~EL~BI1443OG~LT~BI34511BD~LT4511BD 图5—6 7) 校时电路(分校时时，不会进位到小时)如图5—7 图5—7 8) 十二小时计数器如图5—8 ComComComComComComU5U2U4U3U6SEVEN_SEG_COM_KU1SEVEN_SEG_COM_KSEVEN_SEG_COM_KSEVEN_SEG_COM_KSEVEN_SEG_COM_KSEVEN_SEG_COM_K ABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCCABCDEFGVCC5VVCC5V5VVCC5VVCC5VU9U11U12U7U8U104511BD4511BD4511BD131313777VCC4511BD4511BD4511BD131313OAOAOA777DA5VDADA121212OAOAOA111DADADA12121211OB1OBOBDBDBDB111111OBOB2OB22DBDBDB111111222OCOCOCDCDCDC101010OCOC6OC66DCDCDC101010666ODODODDDDDDD999ODODODDDDDDD1919999OEOEOE8383151515OEOEOE55510210211515U20C15U21AU19AU23COFOFOF555~EL~EL~EL3141414OFOFOF44474HC00D74HC00D74HC00D74HC00D~EL~EL~EL2141414U25AOGOGOG444~BI~BI~BIOGOGOG33374HC00D~BI~BI~BI~LT~LT~LT333~LT~LT~LT124111312156111313332QA13U18B1515112INA544U24DU22B1132QA2QA1QA1QA13U13AU16BU17BU15A121662INA2INA1INA1INA74HC390N1111U20D552QB1QA12U14A124474HC00D74HC00D1INA2INB5574HC390D74HC390N74HC390N74HC390D510U26BU20B2QB2QB1QB1QB474HC00D2INB2INB1INB1INB74HC390D1010661QB2QC74HC00D74HC00D1INB692QC2QC1QC1QC1499771QC2QD1414222CLR72QD2QD1QD1QD22CLR2CLR1CLR1CLR1QD1CLR V1 1000Hz 5V 时，分，秒计时电路图 图5—8 9) 分频—晶振电路如图5—9 SEVEN_SEG_COM_KU4B通常实现分频器的电路是计数器电路，ComU4A4一般采用多级62进制计数器实现。2U5531U174HC00D74HC00D1011RTCRS9X1ABCDEFGCTC217U2AU312O3MR313571OA1QAO4DAR145-32.768kHz1INA5124141QBOBO51INBDB611621QCOCO6DC71014261QDODO71CLRDD913R1OEO815155OFO9~EL74HC390D1410Mohm14OGVCC5VO11~BI23O12~LTC13C230pFO134511BD30pF 4060BP 分频器电路 图5—9 10) 整点报时电路如图5—10 数字钟设计,整点报时电路部分 IO1 分计数器十位IO2U1Qc和QA的1VCCVCC5V5V2IO33X14分计数器个位8IO4的QD和QA5 64V_0.5W11IO512 秒计数器十位74HC30DIO6的QC和QA 说明:当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5; 因此，可以将分计数器十位的Qc和QA，个位的QD和QA及 秒计数器十位的QC和QA相与，从而产生报时控制信号。 图5—10 六 总接线元件布局简图 总接线电路图要求具有12小时制数字钟，计数器，并具有整点报时功能，分 与时校正功能，以及正确的频率(1HZ)。 七 芯片连接图 八 设计总结 1) 实验中遇到的问题及解决方法 实验中遇到的最大问题不是不会接线，而是所接的线是否相同，又或者芯片接触是否良好。我在做实验过程中， 也碰到了类似的问题。如在做整点报时电路中，本应该在分的十位和个位以及秒的十位为5，9，5时， 蜂鸣器才会叫，而我有三种情况会叫(1，9，5;3，9，5;5，9，5)。会发生这种情况，应该是芯片 74HC30D中的引脚1和2有问题。可我仔细检查，接线是对的，那哪里出问题了。我再用万用 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 测量 这两个引脚与对应的引脚是否相同，结果显示是相同的。那就没理由会发生这三种情况了。而别的毛 病又找不到，只好再把问题投向这引脚1和2。我把与引脚1，引脚2相连的线拔了，用临时线搭一 下。再来测量，居然正确了。这就怪了。前面线也相同的，没道理出错啊。唯一能给出的解释就是我 不是用一根线就把它们给连起来，而是通过介质把他们连起来。那样做，是为了整体能够更美观。那 想的到美丽的背后竟然是错误。 至于碰到的芯片接触问题，则出现在最后验收过程中。校时，蜂鸣都好好的，偏偏分不会进位到时。也不知道 当时十二小时计数器的分怎么进位到时去的呢。检查，再检查，还是不会进位。没办法，只能去请教 老师。最后发现由74HC30D中的引脚8，6引出到74HC00D，而这74HC00D上的引脚12，13是低电平， 而正常显示应该是高电平。老师就把这芯片重新插可一次，不用说，正常进位。 这两类问题遇到的人特别多。还有不少数问题存在，如没有接高电平，低电平，看错引脚位置等等。 2) 设计体会 在设计电路时，应先仿真，再接线。但仿真与实际操作有所不同。有时，在仿真中不能实现的。在实际操作中 却是不行的，如在本次实验十进制器，74390本身就是一个十进制器。在实际操作中无需反馈电路即 可实现十进制。但在仿真中，一定要有反馈电路才能实现。所以仿真与实际操作有所不同。有时，达 到的效果也不同。如在本次实验分频—晶振电路，实际操作中用2HZ 的频率比仿真200HZ 频率速度 要快得多了。 3) 设计建议 在给定一个电路图时，老师应该多讲讲工作原理，使同学更能掌握实验的过程。以达到实验目的。做实验，难 免会出错。有时候，我们所学的知识根本检查不出问题的所在。这就希望老师能提醒我们一下，一来 可以顺利完成实验，二来也可以增加知识。