实验三 加法器一、 实验目的1、掌握用SSI器件实现全加器的方法。2、掌握用MSI组合逻辑器件实现全加器的方法。3、掌握集成加法器的应用。二、 实验设备及器件1、数字逻辑电路实验板 1块2、74HC(LS)00（四二输入与非门） 1片3、74HC(LS)86（四二输入异或门） 1片4、74HC(LS)153（双四选一数据选择器） 1片5、74HC(LS)283（4位二进制全加器） 1片6、万用
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
1块三、 实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。组合逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。本实验是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。考虑低位进位的加法称为全加。实现全加的电路，为全加器。实现三个输入变量（一位二进制数）全加运算功能的电路称为1位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采用多个1位全加器并行相加，逐位进位的方式。实验用器件管脚介绍：1、74HC(LS)00（四二输入与非门）管脚如下图所示。2、74HC(LS)86（四二输入异或门）管脚如下图所示。3、74HC(LS)153（双四选一数据选择器）管脚如下图所示。4、74HC(LS)283（4位二进制全加器）管脚如下图所示。四、实验内容与步骤1、用门电路实现全加器（基本命题）参照表达式，，其中为本位和，为低位向本位的进位，为本位向高位进位，设计用与非门74HC(LS)00及异或门74HC(LS)86实现1位全加器的实验电路图，搭接电路，用LED显示其输出，并记录结果在下表中。1.1电路图1.2实验结果输 入输 出AnBnCn-1Sn进位输出Cn00000001100101001101100102、用数选器实现全加器输出Sn（基本命题）参照和实验内容与步骤1完全相同的逻辑功能，设计用与非门74HC(LS)00和数选器74HC(LS)153实现1位全加器输出Sn的实验电路图，搭接电路，用LED显示其输出，观察电路的逻辑功能是否与设计功能一致。电路图3、用全加器实现代码转换电路（扩展命题）（这实验没做，电路图和结果都没有验证）设计用全加器74HC(LS)283实现8421码到余三码转换的实验电路图，搭接电路，用LED显示其输出，并记录结果在下表中。你输 入输 出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100
浙公网安备 33021202002483