------------------------------------------作者xxxx------------------------------------------日期xxxxVHDL各种D触发器程序【精品文档】【精品文档】【精品文档】【精品文档】【精品文档】【精品文档】第一题:普通触发器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDchuISPORT(CLK,D:INSTD_LOGIC;Q:OUTSTD_LOGIC);END;ARCHITECTUREFFQOFDchuISSIGNALQ1:STD_LOGIC;BEGINPROCESS(CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;ENDPROCESS;Q<=Q1;ENDFFQ;第二题:异步清零触发器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDchuISPORT(CLK,D:INSTD_LOGIC;Q:OUTSTD_LOGIC;ACLK:INSTD_LOGIC);END;ARCHITECTUREFFQOFDchuISSIGNALQ1:STD_LOGIC;BEGINPROCESS(ACLK,CLK,Q1)BEGINIFACLK='1'THENQ1<='0';ELSIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;ENDPROCESS;Q<=Q1;ENDFFQ;第三题:同步清零触发器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDchuISPORT(CLK,D:INSTD_LOGIC;Q:OUTSTD_LOGIC;SCLK:INSTD_LOGIC);END;ARCHITECTUREFFQOFDchuISSIGNALQ1:STD_LOGIC;BEGINPROCESS(SCLK,CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENIFSCLK='1'THENQ1<='0';ELSEQ1<=D;ENDIF;ENDIF;ENDPROCESS;Q<=Q1;ENDFFQ;第四题:异步置位apreLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDchuISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC;APRE:INSTD_LOGIC);END;ARCHITECTUREFFQOFDchuISSIGNALQ1:STD_LOGIC;BEGINPROCESS(APRE,CLK,Q1)BEGINIFAPRE='1'THENQ1<='1';ELSIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;ENDPROCESS;Q<=Q1;ENDFFQ;第五题:同步置位spreLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDchuISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC;SPRE:INSTD_LOGIC);END;ARCHITECTUREFFQOFDchuISSIGNALQ1:STD_LOGIC;BEGINPROCESS(SPRE,CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENIFSPRE='1'THENQ1<='1';ELSEQ1<=D;ENDIF;ENDIF;ENDPROCESS;Q<=Q1;ENDFFQ;第六题:异步清零,异步置位LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDchuISPORT(CLK:INSTD_LOGIC;ACLR:INSTD_LOGIC;APRE:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC);END;ARCHITECTUREFFQOFDchuISSIGNALQ1:STD_LOGIC;BEGINPROCESS(APRE,ACLR,CLK,Q1)BEGINIFACLR='1'THENQ1<='0';ELSIFAPRE='1'THENQ1<='1';ELSIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;ENDPROCESS;Q<=Q1;ENDFFQ;第七题:同步使能LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDchuISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC;EN:INSTD_LOGIC);END;ARCHITECTUREFFQOFDchuISSIGNALQ1:STD_LOGIC;BEGINPROCESS(EN,CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENIFEN='1'THENQ1<=D;ENDIF;ENDIF;ENDPROCESS;Q<=Q1;ENDFFQ;第八题:异步清零,置位,同步使能LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDchuISPORT(CLK:INSTD_LOGIC;EN:INSTD_LOGIC;ACLR:INSTD_LOGIC;APRE:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC);END;ARCHITECTUREFFQOFDchuISSIGNALQ1:STD_LOGIC;BEGINPROCESS(APRE,ACLR,EN,CLK,Q1)BEGINIFACLR='1'THENQ1<='0';ELSIFAPRE='1'THENQ1<='1';ELSIFCLK'EVENTANDCLK='1'THENIFEN='1'THENQ1<=D;ENDIF;ENDIF;ENDPROCESS;Q<=Q1;ENDFFQ;
本文档为【VHDL各种D触发器程序】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑,
图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。