EDA设计流程与工具

EDA设计流程与工具第第22章章 EDAEDA设计流程及其工具设计流程及其工具 EDA技术实用教程 KKX康芯科技第2章 EDA设计流程及其工具本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就 MAX+plusII的基本情况和EDA重用模块IP作一简述。 KKX康芯科技原理图/VHDL文本编辑综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统时序与功能门级仿真 1...

第第22章章 EDAEDA设计流程及其工具设计流程及其工具 EDA技术实用教程 KKX康芯科技第2章 EDA设计流程及其工具本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就 MAX+plusII的基本情况和EDA重用模块IP作一简述。 KKX康芯科技原理图/VHDL文本编辑综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统时序与功能门级仿真 1、功能仿真 2、时序仿真逻辑综合器结构综合器 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程功能仿真 2.1 FPGA／CPLD设计流程应用于FPGA/CPLD的EDA开发流程: KKX康芯科技 2.1.1 设计输入(原理图／HDL文本编辑) 1. 图形输入原理图输入状态图输入波形图输入 2. HDL文本输入应用HDL的文本输入MATCH_ word _1714294853004_1克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。 2.1 FPGA／CPLD设计流程 KKX康芯科技 2.1.2 综合 2.1 FPGA／CPLD设计流程将电路的高级语言转换成低级的，可与FPGA／CPLD的基本结构相映射的网表文件或程序。 2.1.3 适配将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。 KKX康芯科技 2.1 FPGA／CPLD设计流程 2.1.4 时序仿真与功能仿真时序仿真功能仿真 2.1.5 编程下载 CPLD FPGA 以乘积项结构方式构成以查表法结构方式构成 2.1.6 硬件测试 KKX康芯科技 2.2 ASIC及其设计流程数字 AS IC 数模混合模拟 AS IC AS IC AS IC ASIC 用于某一专门用途的集成电路器件 KKX康芯科技 2.2.1 ASIC设计方法全定制方法是一种基于晶体管级的，手工设计版图的制造方法。半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。 ASIC设计方法全定制法半定制法门阵列法标准单元法可编程逻辑器件法 2.2 ASIC及其设计流程 KKX康芯科技 2.2.2 一般ASIC设计的流程系统规格说明系统规格说明系统划分系统划分逻辑设计与综合逻辑设计与综合综合后仿真综合后仿真芯片测试芯片测试版图设计版图设计版图验证版图验证参数提取与后仿真参数提取与后仿真制版、流片制版、流片 2.2 ASIC及其设计流程 KKX康芯科技 2.3 常用EDA工具 EDA工具大致可以分为如下5个模块：设计输入编辑器仿真器HDL综合器适配器(或布局布线器) 下载器 KKX康芯科技2.3 常用EDA工具 2.3.1 设计输入编辑器 2.3.2 HDL综合器 FPGA Compiler II、DC-FPGA Synplify Pro Leonardo Spectrum Precision RTL Synthesis ¾输出文件一般是网表文件 ¾调用方式一般有两种 : 1、前台模式 2、为后台模式或控制台模式 ¾使用的两种模式：1、图形模式 2、命令行模式(Shell模式) KKX康芯科技 2.3.3 仿真器 2.3 常用EDA工具 2.3.4 适配器(布局布线器) VHDL仿真器 Verilog仿真器 Mixed HDL仿真器其他HDL仿真器输出多种用途的文件时序仿真文件适配技术报告文件向第三方EDA具的输出文件 FPGA/CPLD编程下载文件 2.3.5 下载器(编程器) KKX康芯科技 2.4 MAX+plusII概述图形或HDL 编辑器 MAX+plusII设计流程编译网表提取、数据库建立、逻辑综合、逻辑分割、适配延时网表提取、编程文件汇编编程器设计输入综合或编辑适配器件下载仿真 KKX康芯科技MAX+plusII的原理图编辑器 KKX康芯科技MAX+plusII的HDL文本编辑器 KKX康芯科技 MAX+plusII的波形编辑器 KKX康芯科技 2.5 IP核 IP(Intellectual Property)就是知识产权核或知识产权模块的意思，在EDA技术和开发中具有十分重要的地位。 IP核IP核软 IP 固 IP 硬 IP KKX康芯科技习题 2-1 叙述EDA的FPGA/CPLD设计流程。 2-2 IP是什么？IP与EDA技术的关系是什么？ 2-3 叙述ASIC的设计方法。 2-4 FPGA/CPLD在ASIC设计中有什么用处？ 2-5 简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具，及其在整个流程中的作用。

                    本文档为【EDA设计流程与工具】，请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑，
                    图片更改请在作品中右键图片并更换，文字修改请直接点击文字进行修改，也可以新增和删除文档中的内容。 
 该文档来自用户分享，如有侵权行为请发邮件ishare@vip.sina.com联系网站客服，我们会及时删除。

                    [版权声明] 本站所有资料为用户分享产生，若发现您的权利被侵害，请联系客服邮件isharekefu@iask.cn，我们尽快处理。

                    本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权，请谨慎使用。

                    网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传，仅限个人学习分享使用，禁止用于任何广告和商用目的。
                

下载需要：免费已有0 人下载

立即下载

EDA设计流程与工具

你可能还喜欢