组合逻辑电路分析

nullnull第6章 组合逻辑电路学习要点： 组合电路的 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 方法和设计方法 利用数据选择器和译码器进行逻辑设计的方法 加法器、编码器、译码器等中规模集成 电路的逻辑功能和 使用方法 消防栓的使用方法指针万用表的使用方法84消毒液使用方法消防灭火器使用方法铁材计算器使用方法 null第6章 组合逻辑电路6.2 组合逻辑电路的分析与设计方法6.3 编码器6.4 译码器6.5 数据选择器和分配器6.6 加法器和数值比较器返回主目录6.1 概述6.7 组合逻辑电路中的竞争冒险退出null6.1 概述 在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）按此按钮返回主菜单null6.2 组合逻辑电路的分析与设计方法6.2.1 组合逻辑电路的分析方法6.2.2 组合逻辑电路的设计方法退出null6.2.1 组合逻辑电路的分析方法逻辑图逻辑 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 达式 1 1 最简与或表达式化简 2 2 从输入到输出逐级写出null最简与或表达式 3 真值表 3 4 电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 null逻辑图逻辑表达式例：最简与或表达式null真值表用与非门实现　　电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能null真值表电路功能描述6.2.2 组合逻辑电路的设计方法例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B合向左侧时为0，合向右侧时为1；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。 1 穷举法 1 (参见课本P16的例2.2.1)null 2 逻辑表达式或卡诺图最简与或表达式化简 3 2 已为最简与或表达式 4 逻辑变换 5 逻辑电路图用与非门实现用异或门加非门实现null真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。　　设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。 1 穷举法 1 2 2 逻辑表达式null 3 卡诺图最简与或表达式化简 4 5 逻辑变换 6 逻辑电路图 3 化简 4 111Y=AB+AC 5 6 null本节小结　①组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。 　②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。 　③组合电路的设计步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。 　④组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。 　在许多情况下，如果用中、大规模集成电路来实现组合 函数 excel方差函数excelsd函数已知函数     2 f x m x mx m      2 1 4 2拉格朗日函数pdf函数公式下载 ，可以取得事半功倍的效果。null6.3 编码器6.3.1 二进制编码器6.3.2 二-十进制编码器退出6.3.2 优先编码器null实现编码操作的电路称为编码器。6.3.1 二进制编码器3位二进制编码器输入8个互斥的信号输出3位二进制代码真值表null逻辑表达式逻辑图null6.3.2 二-十进制编码器8421 BCD码编码器输入10个互斥的数码输出4位二进制代码真值表null逻辑表达式逻辑图null1、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。真值表6.3.3 优先编码器null逻辑表达式null逻辑图8线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。null2、集成3位二进制优先编码器集成3位二进制优先编码器74LS148null集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效null*集成3位二进制优先编码器74LS148的级联16线-4线优先编码器null3、8421 BCD码优先编码器真值表null逻辑表达式null逻辑图null4、集成10线-4线优先编码器null本节小结　用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 　编码器分二进制编码器和十进制编码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。null6.4 译码器6.4.1 二进制译码器6.4.2 二-十进制译码器6.4.3 数码显示译码器退出6.4.4 用译码器实现组合逻辑函数null 把具有特定意义信息的二进制代码翻译出来的过程称为译码，实现译码操作的电路称为译码器。6.4.1 二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。null1、3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号null逻辑表达式逻辑图电路特点：与门组成的阵列null2、集成二进制译码器74LS138null真值表输入：自然二进制码输出：低电平有效null3、74LS138的级联null　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。6.4.2 二-十进制译码器1、8421 BCD码译码器　　把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。null真值表null逻辑表达式逻辑图null将与门换成与非门，则输出为反变量，即为低电平有效。null２、集成8421 BCD码译码器74LS42null6.4.3 数码显示译码器1、七段半导体数字显示器　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。nullnullb=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极null2、七段显示译码器真值表仅适用于共阴极LED真值表nulla的卡诺图nullb的卡诺图c的卡诺图nulld的卡诺图e的卡诺图nullf的卡诺图g的卡诺图null逻辑表达式null逻辑图null2、集成显示译码器74LS48引脚排列图null功能表null辅助端功能null6.4.4 用译码器实现组合逻辑函数1、用二进制译码器实现逻辑函数②画出用二进制译码器和与非门实现这些函数的接线图。①写出函数的标准与或表达式，并变换为与非-与非形式。null2、用二进制译码器实现码制变换十进制码8421码null十进制码余3码null十进制码2421码null*3、数码显示电路的动态灭零(可选)null本节小结　把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 　译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 　二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。null6.5 数据选择器和分配器6.5.1 数据选择器6.5.2 数据分配器退出null6.5.1 数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。一、 4选1数据选择器null逻辑图null集成双4选1数据选择器74LS153null集成8选1数据选择器74LS151二、 8选1数据选择器null74LS151的真值表null数据选择器的扩展null基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。　　因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。三、用数据选择器实现组合逻辑函数null基本步骤确定数据选择器确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数 1 选用74LS153 2 74LS153有两个地址变量。null求Di 3 （1） 公式 小学单位换算公式大全免费下载公式下载行测公式大全下载excel公式下载逻辑回归公式下载 法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得： 3 null画连线图 4 4 null求Di的方法（2）真值表法null求Di的方法（3）图形法null用数据选择器实现函数：例①选用8选1数据选择器74LS151②设A2=A、A1=B、A0=C③求Dinull④画连线图null6.5.2 数据分配器由地址码决定将输入数据Ｄ送给哪１路输出。真值表逻辑表达式地址变量输入数据null逻辑图null集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器null数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统null本节小结　1、数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。 　数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 　用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→求Di→画连线图。null　2、数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 　数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。 　数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。null6.6 加法器和数值比较器6.6.1 加法器6.6.2 数值比较器退出null 一、半加器6.6.1 加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位null 二、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。null全加器的逻辑图和逻辑符号null 用与门和或门实现null 用与或非门实现再取反，得：nullnull实现多位二进制数相加的电路称为加法器。1、串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。 三、多位加法器null2、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式null超前进位发生器null加法器的级连集成二进制4位超前进位加法器null本节小结　能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 　能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 　实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。 　加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。null用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。6.6.2 数值比较器 一、1位数值比较器null逻辑表达式逻辑图null 二、多位数值比较器null真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A＇与B＇的比较结果，A＇>B＇、A＇B＇、 A＇B＇必须预先预置为0 ，最低4位的级联输入端A＇