null数字电路课程
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
数字电路课程设计设计题目：数字钟电路的设计数字钟电路设计数字钟电路设计一、数字钟的功能要求一、数字钟的功能要求基本功能扩展功能二、系统组成框图二、系统组成框图振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲 秒计数器计满60后向分计数器进位 分计数器计满60后向小时计数器进位 小时计数器按照“12翻1”规律计数 计时出现误差时可以用校时电路进行校时、校分、校秒 扩展电路必须在主体电路正常运行的情况下才能进行功能扩展 三、主体电路的设计三、主体电路的设计设计原则1、振荡器的设计三、主体电路的设计三、主体电路的设计晶体振荡器电路振荡器的设计
方案
气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载
一三、主体电路的设计555多
谐
振
荡
器三、主体电路的设计振荡器的设计方案二三、主体电路的设计三、主体电路的设计2、分频器的设计三、主体电路的设计74LS90管脚和功能图74LS90结构三、主体电路的设计三、主体电路的设计三片74LS90构成的1000分频器三、主体电路的设计三、主体电路的设计三、主体电路的设计3、时分秒计数器的设计三、主体电路的设计 74LS92是二—六—十二进制计数器，即CP0和Q0组成二进制计数器，CP1和Q3Q2Q1在74LS92中为六进制计数器。三、主体电路的设计74LS92结构74LS92结构图三、主体电路的设计六十进制计数器三、主体电路的设计三、主体电路的设计三、主体电路的设计4、译码显示电路的设计 74LS47、74LS48为BCD—7段译码/驱动器，其中，74LS47可用来驱动共阳极的发光二极管显示器，而74LS48则用来驱动共阴极的发光二极管显示器。74LS47为集电极开路输出，用时要外接电阻；而74LS48的内部有升压电阻，因此无需外接电阻(可以直接与显示器 连接)。74LS48的功能表如下表所示，其中，A3A2AlA0为8421BCD码输入端，a—g为 7段译码输出端。三、主体电路的设计三、主体电路的设计74LS48功能表三、主体电路的设计三、主体电路的设计5、校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。校时电路的要求三、主体电路的设计S1为校“分”用的控制开关 S2为校“时”用的控制开关 校时脉冲采用分频器输出的1Hz脉冲 如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时” 需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。三、主体电路的设计校“时”、校“分”电路三、主体电路的设计三、主体电路的设计6. 主体电路的装调 由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路 级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时 如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。通常用几十微法的大电容与0.01F的小电容相并联 经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示 如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器 四、设计任务及要求四、设计任务及要求1. 功能要求2.给定的主要元器件四、设计任务及要求四、设计任务及要求3. 设计步骤与要求四、设计任务及要求四、设计任务及要求3. 设计
报告
软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载
参考格式目 录
一．设计任务（设计课题、功能要求）
二．设计框图及整机概述
三．各单元电路的设计方案及原理说明
四．调试过程及结果分析
五．设计、安装及调试中的体会
六．对本次课程设计的意见及建议
七．参考文献
八．附录（包括：整机逻辑电路图和元器件清单）
（目录供参考）五、课程设计时间安排五、课程设计时间安排
浙公网安备 33021202002483