9组合逻辑电路

null第9章 组合逻辑电路第9章 组合逻辑电路§9.1逻辑代数基础 §9.2组合逻辑电路nullnull用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路。 数字电路具有如下特点： 1.数字信号只有两种可能情况，有信号或者无信号，因此，数字电路只需要能够正确反映信号的有无，所以允许数值上存在一定范围的误差。组成数字电路的元件数值允许有较大的偏差，特别适宜于集成化。 2.在数字电路中，晶体管工作在开关状态，即交替地处于饱和与截止两种状态。 3.数字电路主要是研究输入与输出之间的逻辑关系，采用的是逻辑代数、真值 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 、逻辑函数表达式、波形图和卡诺图等方法。null数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。研究数字电路时注重电路输出、输入间的逻辑关系。null一、计数体制 即数制，是指数的组成和由低位向高位进位的规则。在日常生活中，人们习惯于使用十进制数；而在数字系统中，常采用二进制数。为了阅读和书写方便，在数字系统中还使用八进制和十六进制计数制。 1.十进制数 十进制数由0，1，2，3，4，5，6，7，8，9这10个数宇符号组成。通常把这10个数字符号称为数码。采用“逢十进一”的进位规则。每个数码在一个数中处在不同的位置代表的数值是不同的，即不同位置的数，它的权是不同的，可以用10i表示，10为基数。例如，十进制数123.45可以写成按权展开式的形式。 任意一个十进制数M10都可以表示为 9.1逻辑代数基础null式中，ai是第i位的系数，它可以是0～9这10个数码中的任何一个；n为整数位位数；m为小数位位数。 2.二进制数 二进制数由0，1两个数字符号组成。采用“逢二进一”的进位规则。二进制数的基数是2，权为2i 。任意一个二进制数M2都可以表示为 式中， ai是第i位的系数，它可以是0或者1；n为整数位位数；m为小数位位数。例如，二进制数1101.011可以表示为 3.八进制数 八进制数由0，1，2，3，4，5，6，7这8个数字符号组成。采用“逢八进一”的进位规则。八迸制数的基数是8，权为8i 。任意一个八进制数M8都可以表示为 ai是第i位的系数，它可以是0～7这8个数码中的任何一个；n为整数位位数；m为小数位位数。null4.十六进制数 十六进制数,0，1，2， 3，4， 5， 6，7，8， 9，A，B，C，D，E这 16 个数字和符组成，分别对应十进制数中的0～15。采用“逢十六进一’’的进位规则。十六进制数的基数是16，权为16 i 。任意一个十六进制数M16 都可以表示为 式中，ai是第i位的系数，它可以是0～9，A～F这16个数码中的任何一个；n为整数位位数；m为小数位位数。 例如，十六进制数（3EF.C）16可表示为 二、数制转换 不同的数制之间可以根据需要进行转换，转换的实质是基数之间的转换。若有两个有理数相等，则两个数的整数部分和小数部分分别相等。null1.非十进制数到十进制数的转换 非十进制数转换成十进制数采用按权展开相加的方法，即将非十进制数写成按权展开式的形式，然后按照十进制数的运算规则进行计算，计算结果就是非十进制数对应的等值十进制数。 例：将二进制数（1000111）2转换成十进制数。 解： 例：将十六进制数（B2.C）16转换成十进制数。 解： 2.十进制数到非十进制数的转换 将十进制数转换成非十进制数时，整数部分和小数部分要分别进行转换，整数部分的转换采用除基取余法，即将待转换的十进制整数连续除以基数R，一直除到商为零， 记录 混凝土 养护记录下载土方回填监理旁站记录免费下载集备记录下载集备记录下载集备记录下载 每次得到的余数，然后将每次得到的余数从后向前排列，就得到所对应的null非十进制整数。小数部分的转换采用乘基取整法，即将待转换的十进制小数乘以基数R，得到积的整数部分为小数点后第一位，对积的小数部分继续乘以R，得到积的整数部分为小数点后第二位，依此类推，直到小数部分等于零或者达到所需要的精度为止。 例：将十进制数（41）10转换成二进制数。 即 （41）10=（a5 a4 a3 a2 a1 a0 ）=（101001）2 例：将十进制数（0.625）10转换成二进制数。 null 即（0.625）10=（0.101）2 2.非十进制数之间的转换 非十进制数之间的转换主要是指二进制数、八进制数、十六进制数之间的转换。 任意一位八进制数可以转换成三位二进制数。因此，可以直接将每位八进制数码转换成三位二进制数码，从而完成八进制数到二进制数的转换。二进制数到八进制数的转换可以按照相反的过程进行，整数部分从小数点向左数，每三位二进制数码为一组，最后不足三位的补0，读出三位二进制数对应的八进制数，就是整数部分转换的八进制数；小数部分从小数点向右数，毎三位二进制数码为一组，最后不足三位的补0，读出三位二进制数对应的八进制数，就是小数部分转换的八进制数。 例：将（125.76）8转换成二进制数。null 所以，（125.76）8=（1010101.11111）2 例：将（11010110.0101）2转换成八进制数。 所以， （11010110.0101）2=（326.24）8 二进制数和十六进制数之间的转换与二进制数和八进制数之间的转换类似。不同的是任意一位十六进制数可以转换成四位二进制数。八进制数和十六进制数之间直接转换比较困难，通常先转换为二进制数，再进行转换就比较简单了。 例：将（B7.9A）16转换成二进制数。 （B7.9A）16=（10110111.1001101）2null例：将（1111110.1100011）2转换成十六进制数。 所以，（1111110.1100011）2=（7E.C6）16 null三、常用编码 数字系统只能识别和处理二进制数，因此十进制数、字母、标点符号等信息都要用“0”和“1”组成的二进制编码来表示。常用的二进制编码有二—十进制编码、循环码等。 1.二—十进制编码 二—十进制编码是用二进制编码表示的十进制数，简称BCD（Binary Coded Decimal）码，其本质是十进制数。如果任意取四位二进制编码十六种组合中的十种，并按照不同的次序排列，可以得到多种不同的编码。常用的BCD码有8421码、2421码、5421码和余3码，见下表。null余3码是一种无权码。每个余3码所表示的二进制数比对应的8421BCD码所表示的二进制数多3，因此称为余3码。以上4种BCD码的编码只对应十进制数0到9，剩余编码为无效码，是不允许出现的。多位十进制数需要多位BCD码来表示。 例：分别使用8421、2421、5421和余3码表示十进制数139。 解： 2.循环码 循环码又称为格雷码（Gray Code）,是一种无权码，它具有多种编码形式，但是每一种编码都有一个共同的特点，就是任意两个相邻的编码之间仅有一位不同，其余各位均相同。这个特点有着非常重要的意义。当电路按照格雷码计数时，每次状态更新仅有一位编码发生变化，减少了电路出错的概率。格雷码的首尾两个编码也仅有一位不同（0和15），以中间为对称的两个编码仅有最左边一位不同（例如7和8，6和9等）。null 四、逻辑函数及其化简 逻辑代数是1847年由英国数学家乔治﹒布尔首先创立的，也称为布尔代数，是分析数字电路中输入变量和输出变量之间逻辑关系的数学工具。逻辑值“0”和“1”用来表示事物的两种对立状态，而不表示数量上的大小，例如信号的有无，开关的断开或接通，电灯的亮灭等。null1.基本逻辑运算和基本逻辑门 在逻辑代数中，有3种最基本的运算，这就是逻辑与、逻辑或和逻辑非运算。使用这3种基本的逻辑运算可以完成任何复杂的逻辑运算功能。实现基本逻辑运算的电路就是基本逻辑门。 数字电路的输入和输出通常用高低电平来表示。一般高电平代表逻辑值“1”，低电平代表逻辑值“0”；与门电路，当输入端只要有一个为低电平时，输出即为低电平；只有输入端全为高电平时，输出才为高电平。同理，或门电路和非门电路。null二极管与门null二极管或门null三极管非门null在实际应用中，利用与门、或门和非门之间的不同组合，可以构成复合逻辑门电路。常用的复合逻辑门电路有与非门、或非门、与或非门、异或门和同或门。 与非门的功能相当于一个与门和一个非门的组合，当所有的输入都是高电平时，输出才是低电平；否则，输出为高电平。或非门的功能相当于一个或门和一个非门的组合，当所有的输入都是低电平时，输出才是高电平；否则，输出为低电平。与或非门的功能是将两个与门的输出相或后取反输出。异或门实现异或运算，即当两个变量取值相同时，运算结果为0；当两个变量取值不相同时，运算结果为1。同或门实现同或运算，即当两个变量取值相同时，运算结果为1；当两个变量取值不同时，运算结果为0。异或运算与同或运算互为反函数，即null与非门null有0出1全1出0有1出0全0出1相异出1相同出0相同出1相异出0null2.逻辑代数公式 （1）基本公式 （2）推导公式 null① 证明：② 证明： ③ ④ 证明： ⑤ ⑥ null3.逻辑函数及其表示方法 逻辑函数表示的是数字电路的输出量与输入量之间的逻辑关系。逻辑函数常用的表示方法有逻辑真值表、逻辑表达式、逻辑图和卡诺图。 （1）逻辑真值表 描述逻辑函数各个变量取值组合及函数值对应关系的表格，称为真值表。由于每一个输入变量有0,1两种取值，n个输入变量有2n个不同的取值组合，将输入变量的全部取值组合按照二进制数由小到大的顺序进行，以防遗漏，并方便检查。 例： 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 解：①首先指明逻辑符号取“0”、“1”的含义。 三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。 ②根据题意列出逻辑真值表。null（2）逻辑表达式 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式，叫做逻辑表达式。逻辑表达式简洁方便，能抽象地表示各个变量之间的逻辑关系，便于利用逻辑代数的公式和定理进行运算、变换和化简。可以由真值表求出逻辑表达式。找出那些使函数值为1的变置取值组合，变量值为1的写成原变量，为0的写成反变量，这样对应于使函数值为1的每一个输入取值null组合就可以写出一个乘积项，把这些乘积项相加，可以得到函数逻辑表达式。例如，可以由上例真值表写出3人表决电路的逻辑表达式。 null（3）逻辑图 将逻辑表达式中各变量之间的与、或、非等逻辑关系用逻辑门电路的逻辑符号表示出来，即为逻辑图。只要将表达式中相应的逻辑运算符号用相应的逻辑门替代即可。例如，逻辑表达式F=AB+C可以用如下逻辑图表示。 4.逻辑函数的化简 逻辑表达式与逻辑电路是一一对应的，因此在设计电路时，逻辑表达式的形式越简单，用逻辑电路实现也越简单，从而降低了生产成本。化简的最终目标是得到逻辑函数的最简与或表达式。最简与或表达式应满足：与或表达式中乘积项的个数是最少的，并且毎一个乘积项中变量的个数也最少。由最简与或式变换得到其他形式的表达式也是最简的。常用的逻辑函数化简方法有代数法和卡诺图法。null（1）代数化简法 代数化简法的实质就是反复使用逻辑代数的基本公式和推导公式消去多余的乘积项和每个乘积项中多余的因子，以求得逻辑函数的最简与或式。常用的代数化简法有吸收法、并项法、消去法、配项法。 ①吸收法。吸收法是利用公式A+AB=A，将多余项AB吸收进行化简的方法。 例：化简逻辑函数 解： ②并项法。并项法是利用公式 ，将两项合并成一项进行化简的方法。 例：化简逻辑函数 解： ③消去法。消去法是利用公式片 ，消去与项 中的多余因子 进行化简的方法。null例：化简逻辑函数 解： ④配项法。配项法是利用公式 ，将某一项乘以因子 ，一个与项变成两项后，再与其他项合并进行化简的方法。 例：化简逻辑函数 解：null（2）卡诺图化简法 ①最小项。对于n个输入变量的逻辑函数，若某乘积项含有n个因子，每个因子以输入变量的原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为最小项。n个变量—共有2n个最小项，分别记做 。例如两个输入变量A和B，可以构成22个最小项： 。 为了便于叙述和书写，通常用一个十进制数对最小项进行编号。编号的方法是：将变量按照顺序A，B，C，D，…排列好后，若变量在最小项中以原变量形式出现，则用1表示；若变量在最小项中以反变量形式出现，则用0表示。这时最小项表示的二进制数对应的十进制数就是该最小项的编号。如下表： null 特点：任意一组变量的取值能使某个最小项的值为1，其他最小项的值都为0。例如变量A，B，C的取值都为1时，最小项m7的值为1，其他最小项的取值都是0。任意两个最小项相与恒为0，全部最小项的和恒为1。 最小项是组成逻辑函数的基本单元。任何逻辑函数都可以表示成最小项之和的形式，即标准与或式，并且是唯一的。写出一个逻辑函数的标准与或式，可以有多种方法。根据逻辑函数的真值表，将真值表中使逻辑函数取值为1的各个最小项相或即可得到标椎与或式。或者根据逻辑函数的与或表达式，利用公式 ，将与项中缺少的变量补全,也可以得到。null例：写出逻辑函数F=AB+BC+AC的标准与或式。 解：方法一：通过逻辑函数的真值表写出标准与或式。 方法二：通过补全变量得到标准与或 null②逻辑函数的卡诺图表示法。卡诺图是逻辑函数的一种图形化表示方法。它是根据最小项之间逻辑相邻的关系画出的一种平面方格阵列图。所谓最小项逻辑相邻，是指两个最小项之间只有一个变量取值不同。例如 就是两个逻辑相邻的最小项。卡诺图的画图原则是任意两个几何位置相邻的最小项逻辑上也是相邻的。根据这条原则，下图分别画出了二、三、四个变量的卡诺图。在卡诺图中，逻辑变量的取值为“0”表示反变量，取值为“1”表示原变量。null用卡诺图表示逻辑函数时，将函数中出现的最小项，在对应的卡诺图方格中填入1，没有出现的最小项填0或者省略不填，即可得到该逻辑函数的卡诺图。 例：画出逻辑函数 的卡诺图。 解：写出该函数的标准与或式，然后将函数包含的最小项填入三变量卡诺图中，如下图。 null③逻辑函数的卡诺图化简法。由于卡诺图的画法满足几何位置相邻的最小项之间逻辑上也是相邻的原则，因此可以将几何位置相邻的最小项合并为一项，消去不同的因子。化简步骤:（a）根据逻辑函数表达式，画出卡诺图；（b）用卡诺圈圈起相邻的填1的小方格；（c）合并卡诺圈中的最小项，每个卡诺圈作为一个与项，将各个与项相或，即为最简与或式。 合并最小项的规则为：（a）两个同时为“1”的小方格处于同一行（列）的相邻位置，或者处于同一行（列）的两端，可以合并为一项，消去两个最小项中一个不相同的变量;（b）四个同时为“1”的小方格组成“田”字形的大方块，或组成一行（列），或在相邻两行（列）的两端，或者处于卡诺图的四个顶角时，可以合并为一项，消去四个最小项中的两个不相同的变量；（c）八个同时为“1”的小方格组成一个长方形或处于两边的两行（列）时，可以合并为一项，消去八个最小项中三个不相同的变量。null利用卡诺图进行逻辑函数化简时，应注意下面几个问题：（a）卡诺圈需要覆盖所有为1的小方格，圈中包含的方格个数必须是2n个；（b）通过重复使用为1的小方格，使卡诺圈尽可能大，圈的个数最少，并且每个圈中至少包含一个新的最小项；（c）对于一个逻辑函数，卡诺圈的画法可能有多种，因此得到的最简与或式也有多种形式。 例：用卡诺图化简逻辑函数 。 解：首先画出逻辑函数的卡诺图，然后用卡诺圈将相邻为1的最小项圈起来，消去最小项中不相同的变量，得到该函数的最简与或式。 化简后得到最简与或式为null例：用卡诺图化简逻辑函数 解：最小项m12， m13， m14， m15处于同一行，是相邻的，消去变量C和D；最小项m0， m2， m8， m10 处于卡诺图的四个顶角，是相邻的， 消去变量A和C。 化简后得到最简与或式为 ④带有约束项的逻辑函数的化简。一个具有n个输入变量的逻辑函数，它的最小项为2n个，但是在实际应用中，可能仅使用一部分最小项，另外一部分禁止出现或者出现后对电路的逻辑状态没有影响，称这部分最小项为约束项或无关项。null例如8421BCD码的m10, m11,m12,m13,m14, m15这6个最小项即是约束项（只有m0～ m9 10个最小项），记作 。由于约束项对最终的逻辑结果不产生影响，因此在逻辑函数化简的过程中，可以根据需要将其视为“1”或者“0”。约束项在卡诺图中用符号“×”表示。 例：用卡诺图化简逻辑函数 解：首先画出逻辑函数F的卡诺图。 在利用约束项进行化简时，根据需 要将m10， m13， m14， m15这4个约束 项视为1，可以使卡诺圈尽可能大。 然后写出化简后的最简与或式。 null9.2组合逻辑电路 组合逻辑电路是实现某一逻辑功能而没有记忆特性的数字电路。其特点是电路任意时刻的稳态输出仅取决于该时刻的输入信号，而与电路原来的状态无关，因此组合逻辑电路在结构上不包含有记忆性的元件，也不存在输出到输入的反馈通路。组合逻辑电路通常由各种门电路构成。 组合逻辑电路是一个多输入、多输出的结构，如框图。其输入逻辑变量为 ，输出逻辑变量为 ，该组合逻辑电路所实现的输入与输出之间的逻辑关系可以用一组逻辑表达式来表示，即 其中，每个输出变量可以是全部或部分输入变量的逻辑函数。除了逻辑表达式之外，还可以用真值表、卡诺图、逻辑图等表示组合逻辑电路。null一、小规模集成电路(SSI)构成的组合逻辑电路的分析与设计 将构成电路的所有元器件及连接导线制作在同一块半导体基片上，就形成了集成电路（Integrated Circuit, IC）。集成电路按照单位芯片面积集成门电路的个数分为小规模集成电 路 （Small Scale Integrated Circuit, SSI）、 中规模集成电路（Medium Scale Integrated Circuit, MSI ）、大规模集成电路（Large Scale Integrated Circuit, LSI ）和超大规模集成电路 （ Very Large Scale Integrated Circuit, VLSI ），SSI通常由逻辑门封装而成。如下图74LS00（四-二与非门） null1.SSI构成的组合逻辑电路的分析 组合逻辑电路的分析是指根据给定的逻辑电路图，找出输入变量与输出变量之间的逻辑关系，确定电路逻辑功能的过程。组合逻辑电路的分析步骤可以归纳为：①根据逻辑电路图，由输入到输出或由输出到输入，逐级递推，写出输出逻辑表达式；②根据需要，采用公式法或卡诺图法，对写出的输出逻辑表达式进行化简；③根据最简表达式列出电路的真值表；④根据真值表确定电路的逻辑功能。 例：分析下图所示的组合逻辑电路的功能。 解：①从输入到输出逐级写出输出的逻辑表达式，即 ②由于F的表达式已经是最简形式 ，因此不必进行化简。 null③列出真值表 ④观察真值表发现：当电路输入2个或2个以上1时，输出为1。因此该电路是一个3人表决电路。 2.SSI构成的组合逻辑电路的设计 组合逻辑电路的设计过程与分析过程相反。首先根据给定的逻辑功能，写出最简的逻辑表达式；然后根据最简表达式构成相应的组合逻辑电路。null具体步骤：①根据由文字描述的逻辑命题，列出真值表。一般将引起事件的原因作为输入变量，将事件结果作为输出变量。然后用逻辑值“0”和“1表示输入变量和输出变量的两种不同状态。最后根据给定的因果关系列出真值表。②根据真值表，对逻辑函数进行化简和变换。用公式化简法或卡诺图化简法可以得到最简与或式，然后根据可选用的器件种类，将最简与或式变换为相应的形式。③根据最简逻辑表达式画出逻辑电路图。 例：用与非门设计一个比较电路，当输入的8421BCD码大于5时，电路输出为1，否则输出为0。 解： ①用逻辑变量A、B、C、D表示 输入的8421BCD码，0，变量F表示比较结果。根据题意，列出真值表。null ②用卡诺图化简法对该逻辑函数进行化简。null 化简后得到最简与或式为F=A+BC。 题目要求用与非门实现该电路，因此应将最简与或式变换为与非与非表达式 ③根据与非与非表达式画出逻辑图，如右上图所示。 二、常用中规模组合逻辑电路 常用的中规模组合逻辑电路有编码器、译码器和数据选择器。掌握这些器件的功能和使用方法，可以使数字电路的设计更加简单方便。null 作业：P183 六null1.编码器 对一系列由0和1组成的代码赋予一定含义的过程称为编码。实现编码的逻辑电路称为编码器。 右图是医院病房中常见的一种请求显示电路 n个开关K1,K2,…,Kn接至n张病床 n个指示灯L1，L2，…，Ln 接至护士办公室。病员可以 通过按动开关呼叫护士（因 疼痛或输液即将结束等原因） ，某一开关一旦合上，相应 的安装在护士办公室的指示 灯亮，护士马上就会过来处理。 该电路的优点是简单、可靠， 缺点是用线太多。如某病区有 200张病床，那就会有200根线接到护士办公室。用编码的办法就可大大减少用线的根数。null下图是由四个与非门，15个开关组成的16-4线编码带电路。 当 S1，S2，…，S15 15个开关全部断开时，四个与非门的输入为全为1， 当仅有S1闭合时 当仅有S2闭合时 当仅有S15闭合时null该电路的主要缺点是：任何时候只允许一个开关合上，才能得到正确的编码，如果两个或更多的开关合上，如S1和S2合上与S3单独合上时得到同一个0011的编码。所以上图电路没有实用价值。 如果对输入设置一个优先顺序，即编码器只对输人中优先级最高的信号进行编码，具有这种功能的编码器称为优先编码器。 例：某医院有 A1、A2 、A3、A4号病室四间，A1是重症监护病房需特别护理，其余依次为重点病房、普通护理病房和康复护理病房，设计一个优先请求显示电路，其优先级别依次为最高、次高、较低和最低。 在四个病房各安一个开关A1 、A2 、A3、A4 ，0表示有请求，1表示没有请求；在护士病房安四个指示灯，1表示灯亮，0表示灯不亮。当A1合上时（A1 =0）， L1亮（ L1=1），其余三个灯不亮，无论这三个病房有无请求。当A1无请求（A1 =1 ）时，如果A2 =0则L2才会亮，此时L3、L4都不会亮。nullnull（1）8线-3线优先编码器74LS148 中规模集成芯片74LS148是具有使能输入和使能输出功能的8线-3线优先编码器。下图为74LS148的符号图和引脚图，其中 为输入的编码请求信号，低电平有效， 的优先级最高， 的优先级最低； 是以反码形式输出的编码； 为使能输人端； 为使能输出端； 为扩展端。null只有在 的条件下，编码器才能正常工作。而在 时，所有的输出端均被封锁在高电平。只有当所有的输入端都是高电平（即没有编码输入），而且IS＝1时， 才是低电平。因此， 的低电平信号表示“电路工作，但无编码输入”。 null 对扩展端S来说，任何一个编码输入端 有低电平信号输入，且IS＝1， 即为低电平。因此，S的低电平输出信号表示“电路工作，而且有编码输入”。真值表如下。null 由上表，在 电路正常工作状态下，允许 当中同时有几个输入端为低电平，即有编码输入信号。 的优先权最高， 的优先权最低。当 时，无论其余输入端有无输入信号（表中以X表示），输出端只给出 的编码，即 。当 时，无论其余输入端有无输入信号，只对 编码，输出为 。null允许同时输入两个以上的编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 利用 和S端可以实现电路功能扩展。null⑵10线-4线优先编码器74LS147 10线-4线优先编码器74LS147是将代表十进制数的10个输入信号转换为二进制代码的组合逻辑电路。下图为74LS147的符号图和引脚图，其中 为输入的编码请求信号，低电平有效； 是以反码形式输出的四位编码。 null 的优先级最高，之后依次降低， 的优先级最低。 当 各输入均为高电平的无效编码请求时，输出 均为1，恰好是对 的编码，因此74LS147中省略了 输入线。null2.译码器 译码是与编码相反的过程，是指将给定的二进制代码翻译成对应的输出高、低电平等信息。实现译码功能的电路称做译码器。译码器是多输入、多输出电路，在输入和输出之间存在着一对一的映射关系。常用的译码器有二进制译码器和显示译码器。 （1）二进制译码器74LS138 二进制译码器74LS138输入的是三位二进制编码，输出的是八位高、低电平信号，也称为3线-8线译码器。下图为74LS138的符号图和引脚图。nullnull结构：编码输入端；译码输出端（“-”表示低电平有效）；3个使能输人端。由真值表可知，当使能输入 时，译码器处于工作状态，根据输入编码，译码输出一路有效的低电平信号；否则，译码器被禁止，此时无论输入编码为何值，译码器输出均为高电平，表示无译码输出。null根据真值表写出逻辑表达式为： 74LS138的8个输出端分别输出由A2、 A1、 A0构成的8个最小项的非。因此可以用74LS138实现三变量或者两变量的逻辑函数。将逻辑函数变换为标准与或表达式，从74LS138输出端取出相应的最小项的非，送如与非门的输入端，与非门的输出信号即为所求的逻辑函数。 例：用译码器74LS138和与非门实现逻辑函数 。 解：F的标准与或表达式为 null其逻辑图为右图 （2）半导体数码管和七段显示译码器 半导体数码管和七段显示译码器配合使用，可以将二进制数译成十进制数并显示出来。 ①半导体数码管。一些特殊半导体材料，如磷砷化镓做成发光二极管。将发光二极管封装成分段式的显示器件，如用7个做成条形的发光二极管排列成组合字型。这种数码管常称为七段数码管（简称LED）。七段数码管有共阳极和共阴极两种类型。共阴极LED使用时公共端阴极通常接地，a、b、c、d、e、f、g为高电平时点亮对应的发光段。而共阳极LED的阳极接在一起，公共端阳极通常接+5V电源， a、b、c、d、e、f、g为低电平时点亮对应的发光段，如下图。null②七段显示译码器。七段显示译码器将二进制BCD码表示的数字信号转换为数码管所需的输人信号。以驱动共阴极数码管的显示译码器74LS48为例，介绍这一类逻辑器件的功能和使用方法。右图为74LS48符号图和引脚图。null②七段显示译码器。七段显示译码器将二进制BCD码表示的数字信号转换为数码管所需的输人信号。以驱动共阴极数码管的显示译码器74LS48为例，介绍这一类逻辑器件的功能和使用方法。右图为74LS48符号图和引脚图。其中A3,…,A0为4位BCD码输入端； a、b、c、d、e、f、g为输出端，使用时接共阴极数码管的输入端a、b、c、d、e、f、g ； 为使能端，正常显示数字时，要求 接高电平。 74LS48通过使能端，还可实现如下功能。 试灯输入 、灭灯输入 时，无论其他输入端为何种电平’所有输出都为“1”，此时数码管上段全部点亮，显示数字8。所以 可以用来检测数码管是否发生故障。 灭灯输入 时，无论其他输人端为何种电平、所有输出都为“0”，数码管全部段都熄灭。 灭零输入 、试灯输入 时，若A3 A2 A1 A0 = 0000，灭零输出端 ，表示译码器已将本来应该显示的零熄灭了，则所有的输出端都为“0”，表示译码器处于灭零状态。null使显示的数码更符合人们的书写习惯。如果A3 A2 A1 A0输入非0000的代码组合时，译码器正常输出。 null在多位数码显示系统中，利用 的输出信号，可以将最高非零整数位前面的零以及最低非零小数位后面的零熄灭，有灭零控制的7位数码显示系统（最高位和最低位灭零输入置0）右图给出了七段显示译码器74LS48驱动共阴极数码管的电路图，图中R为上拉电阻（输出电流比较大，输出的电平就会降低，就可以用上拉电阻提供电流分量， 把数码管阳极电位 “拉高” ，保证数码管的稳定显示 ）。null3.数据选择器 数据选择器是在地址选择信号的控制下，从多路数据中选择一路数据作为输出的电路,也叫做多路开关，简称四选一数据选择器原理示意下图所示，D3～ D0为4个数据输出端， A1 、A0为地址选择输入端，F为数据输出端。四选一数据选择器根据地址选择输入信号A1 、A0的不同组合，选择D3～ D0中的一个数据输出，其功能如下表所示。 由功能表可知，四选一数据选择器的输出逻辑表达式为 null 式中，mi（i=0,1,2,3）是地址选择信号A1 和A0的4个最小项。每当A1 和A0有一组确定取值时，F就有相应的数据输出。 常用的集成数据选择器型号有双四选一数据选择器74LS153、八选一数据选择器74LS151以及十六选一数据选择器74LS150等。下图所示为74LS153的符号图和引脚图。图中 和 分别为两个四选一数据选择器的使能端，低电平有效，使能端无效时，数据选择器的输出为0。 nullnull例：试用四选一数据选择器74LS153实现逻辑函数 解：四选一数数据选择器的输出逻辑表达式为 令A=A1，B=A0，则被实现的逻辑函数为 将两式对比，可以得到 其电路图如右图所示。