基于数字滤波的电容层析成像数据采集系统设计与实现

     基于数字滤波的电容层析成像数据采集系统 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 与实现                  李洋　陈德运　高明　王莉莉摘要：针对电容层析成像ECT（electricalcapacitancetomography）数据采集系统中的高频噪声干扰问题，在对ECT系统数据采集与控制原理分析的基础上，基于数字滤波原理和FPGA技术，设计了一个基于数字滤波与FPGA技术相结合的改进分布式算法FIR低通数字滤波器。该滤波器的采样频率为1.5MHz、通带截止频率为20MHz，选则窗函数设计 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 ，利用Madab中的FDATool工具箱对滤波器系数进行提取与量化，最后利用Quarters对实例进行仿真验证，实验结果 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 明，FIR数字滤波器能够实现数据采集系统中高频信号的滤波功能，与传统DA算法的濾波器相比，具有占用资源消耗小及采集速度快等特点。关键词：电容层析成像，数据采集系统，分布式算法，FIR低通滤波器TP391.4文献标志码：A：1007-2683（2017）01-0096-070引言电容层析成像技术又称ECT，是基于电容值敏感原理的过程层析成像技术，它具有响应快、成本低、安全、可视、非侵入性等优点，在气液两相流空隙率测量、两相流分相含量检测及流型识别、图像重建算法等诸多领域中应用越来越广泛。ECT系统的组成主要包括电容敏感单元、数据采集系统及图像重建这三大部分。其中，最为关键一环就是数据采集。在数据采集的过程中，由于受到外界和信道的干扰，采集到的信号往往夹杂着一些噪声，这时我们就需要运用数字滤波技术削弱噪声干扰信号，提取最终所需的信号经处理在计算机中进行成像。根据单位脉冲响应的不同可将数字滤波器分为FIR（finiteimpulseresponse）数字滤波器和IIR（infiniteimpulseresponse）数字滤波器。FIR滤波器相比于IIR阶次较高、耗资源，但因没有反馈回路且采用非递归的实现方式，稳定性和线性度十分优良，所以在数字通信、音频信号处理、数据采集等实时性和稳定性要求高的场合，具有广泛的应用。目前，FPGA技术发展逐渐成熟，因内部包含规整的逻辑单元阵列和充足的线性资源被适用于各种领域的信号处理任务，尤其是数字滤波技术。基于FPGA实现滤波器在高速实时、灵活性、功耗等方面优点尤为突出。鉴于此，本文提出了基于FPGA的FIR数字滤波器的硬件结构，运用运算速度较快的分布式算法并加以改进。1ECT数据采集系统数据采集系统主要负责数据采集的控制与传输，C/V转换、相敏解调、A/D转换等任务，具体原理框图如图1所示。1）ECT数据采集系统中的数据采集过程由多通道扫描系统控制，扫描系统根据计算机的指令对截面内多相流体进行扫描，其实质就是测量任意一对电极问的电容值，同时使其它闲置电极可靠接地，最后再把数据传输给计算机作为成像处理。2）C/V转换的作用是将所测量的电容值转换为与其成正比的交流电压信号，转换后的交流信号中混杂着许多噪声信号，无法直接使用，根据信号与信号之间的相关性，噪声与信号之间不相关的原理，我们可以把干扰信号尽可能地滤除掉，提取所需的有效信号。3）相敏解调又称相关解调，其作用是将交流电压转化为直流电压。目前，相敏解调最广泛使用的方法是乘法解调。乘法解调主要由乘法器和低通滤波器组成，与正弦电压激励信号同频同相的正弦信号作为参考信号经乘法器对电压信号进行整流；与参考信号正交或不同频的信号和高频分量、交流成分等被低通滤波器有效抑制，最后只有反映电容值变化的直流成分。2滤波器设计基础（1）（2）（3）（4）（5）2.2FIR滤波器的基本结构通过对FIR滤波器系统函数的分析和演变可得到多种实现结构，其中常用的结构主要有直接型、级联型和线性相位型。1）直接型结构。由于FIR滤波器系统的差分方程是卷积和公式，也是输入x（n）链的横向结构，所以直接型结构也可称为卷积型或横截型。通过分析FIR滤波器的系统函数可知，将输入x（n）的延时链展开就可得到直接型结构，其结构如图2所示。这种滤波器结构简易，清晰明了，包括若干的“抽头延迟”、加法器及乘法器。2）级联型结构。将系统函数分解成实系数二阶因子的乘积形式，就可以得到FIR滤波器的级联型结构，分解过程如式6所示。（6）式中，H（z）为h（n）的z变换，β0i、β1i、β2i为实数。FIR滤波器的级联结构如图5所示，系统分为若干个二阶因子，且都包含了图2的直接型结构。这种结构的优势是它的每一节控制一对传输零点，因而广泛运用到控制零点传输的系统中。其结构如图3。3）线性相位结构。FIR滤波器能够在工程中被广泛应用，最重要的一个原因是它的相位是线性的，可以保证相位不失真。在图像处理和通信系统的诸多领域中，保持一定频率范围内的相位完整性是一个理想的系统特性。FIR数字滤波器拥有线性相位的充要条件是滤波器的单位脉冲响应h（n）为实数，且在n=（N-1）/2处具有偶对称性或奇对称性，即h（n）=±h（N-n-1）（7）其中h（n）是实序列，N是h（n）的长度。当Ⅳ分别为奇数和偶数时，其结构如图4和图5所示。FIR滤波器先不断地对输入数据延时，再作乘累加运算，当Ⅳ为偶数时，线性相位结构实现H（z）需要N/2次乘法，N为奇数时，需要（N+l）/2次乘法，乘法运算量减为原来的一半，效率大幅提升。2.3滤波器设计方法FIR数字滤波器的常用的设计方法包括窗函数法、等同纹波法以及切比雪夫法等。当滤波器阶数较高时，我们选用简单且性能更优的窗函数法。窗函数类型较多，选取时要根据所设计数字滤波器的参数指标，按照逐渐逼近的原则，用其幅频特性代替理想滤波器幅频特性。最后为了确保滤波器的hd（n）是有限长的，函数会将hd（n）进行截断。下面是窗函数原理的公式推导。FIR滤波器系统函数的傅利叶变换展开式如下。（8）（9）为了获得实际FIR滤波器的有限冲激响应，式（8）还需要做进一步变换。利用有限加权序列原理，可知有限冲激响应序列h（n）如下。h（n）=hd（n）ω（n）（10）由于ω（n）是有限长序列，于是n>N-1或n<0时，ω（n）=0。将式（10）代入式（9）整理后如下：（11）上式即为所求滤波器的幅度函数。其中仅WR（ω）决定FIR滤波器的特性。这是因为在实际求导FIR滤波器的过程中复合卷积会对H（ω）产生了波动。滤波器设计过程中常用的窗函数类型及参数对比如表1所示。由表1可见，选定了窗函数后，过渡帶宽和阻带最小衰减都是固定的，我们选用窗函数时，应尽量满足过渡带宽较窄，阻带衰减较大的原则，但是上述两项要求相互矛盾，在实际选用过程中通常是折中的，在满足阻带最小衰减的情况下，尽量使过渡带较窄，从而才能得到平顺的通带以及更明显的阻带衰减。3DA算法及其FPGA实现FIR滤波器在FPGA中通常以乘累加结构和分布式算法结构这两种方式实现。其中，乘累加结构可以演变为多种实现形式，常用的有：转置型、级联型、频率采样型等，其基本结构组件包括乘法器、加法器和抽头延迟单元（见2.2节）。而基于分布式算法的滤波器结构则不使用乘法器，而是通过将乘法运算转换成查找表的形式，并使用少量的加法器和延迟模块进行求和操作，产生滤波结果。3.1分布式算法原理分布式算法即DA（distributedalgorithm）算法是一种经典优化算法，其实质是运用存储表的查找运算替代滤波器的乘法运算，解决了乘法资源消耗问题。需要注意的是，DA算法应用的前提是FIR滤波器的系数必须是固定的，这样才能保证查找运算的高效率。其原理是DA算法将其中一个固定系数作为乘数，把它所有的和序列存储在一个存储表中，而输入序列作为被乘数串行输入，当输入序列全部被接收之后，将其每一位的元素作为表的地址并行输出并进行寻址操作，存储表则将相应地址里数据即部分和输出，将其向右移动一位，延时一个周期，并缓存下来，再与下一个部分和做累加运算，依次类推，每次都将前一次的结果右移一位再与下次的部分和累加，总共需B（数据宽度）次，再将结果左移B-1位，最终得到的就是输出序列y（n）。一个线性时不变系统的表达式如下：（12）其中：h（n）为已知的常系数，x（n）是输入的变量。若x（n）为（B+1）位的无符号数，则x（n）可表达为：（13）其中xb（n）为x的第（b+1）位，取值为0或者1。将上式代入式（12）中，可得到如下公式：（14）3.1.1串行分布式算法串行分布式算法（SDA）就是数据串行输入输出。实现过程：将采样数据的最低位在表中寻址，把地址中的数据向右移一位，然后进入到寄存器中。同时，采样数据的第二低位对表寻址也得到了一些积，其与之前的结果相加，得到的结果继续移位并存到寄存器里，以此类推将每一位都进行寻址。故采样值位宽即为实现一次运算所需的周期。串行分布式算法结构简单，具有占用面积小，硬件资源消耗少等优点，且每个单独部分如查找表、加法器和寄存器都具有较高的处理速度，但由于输入输出是逐位串行，全部Ⅳ个输入数据逐位参与运算，且需经过多次累加，才能得到输出，且仅有一个查找表，规模过于庞大；如果采样值位宽B较大的话，得到最终输出将耗费较多时钟周期，具有比较大的延时，无法实现高速实时处理。3.1.2并行并行分布式算法（PDA）使用多个相同的DA查找表，数据并行输入输出，运行速度极快，若加入流水线技术，运算速度会最大化。流水线技术是通过将任务按功能划分成若干个级或子任务，每级可同时执行。流水线技术的采用，实现了繁杂电路的分级执行，这种方法对电路结构进行了简化，进而减小了一次全运算的延时。并行结构性能较优，进行一次计算只需要花费一个时钟的时间，但是资源占用多，当输入位宽增加时，所需硬件如数量也需要增加，设计时要根据资源情况、实时性要求取舍。3.1.3分布式算法的改进分析传统的分布式算法我们会发现其存在明显不足，因FPGA内部所有的和序列都存储在查找表中，LUT查找表的规模会随着滤波器阶数的增加迅速膨胀。基于这种不足，本文提出了一种表分割的技术，原理是将大的查找表截成一些小的部分，结合流水线，将每部分数据汇总相加。这种方法极大地减小了LUT的规模，且没有增加逻辑延时，解决了传统分布式算法的不足。下面对表分割技术验证。假设一个滤波器阶数为NL，其数学表达式为（15）我们把系数分成L份，每份匹配一个LUT，也就是把NL阶的LUT分成L个N阶的串行的LUT，那么表规模从2LN呈指数级缩小为L×2N，结果如下。分割查找表的结构如图6所示。如图6所示，基于串行DA算法结构的阶数为4N滤波器的分割查找表形式，并且我们还可以在并行DA算法、串并结合的DA算法中使用分割查找表。为了能够使规模较大的存储表减小到所需的标准，我们可以采用基于表分割技术的分布式算法，该方法运算速度快、资源消耗低、结构简单。此外，所有子表的输出数据都通过延时累加器等最终得到的输出序列才是正确的结果，因此采用表分割技术需要注意每个子表的同步协调情况，采用统一的时钟信号进行控制。4仿真验证及结果分析实验分别在QuartusII和Simulink环境下对基于FPGA数字滤波器进行仿真，以验证其滤波作用.在QuartusII9.1环境下，对所设计的0-10M低通数字滤波器进行编译、调试并建立仿真，其时序仿真如图7所示。由图15可以看出，Modelsim将离散信号转换为模拟信号后，观察到波形为单一频率的正弦波形，不再含有其他噪声，说明FIR滤波器模块产生了效果。simulink是Matlab中用来系统建模、仿真的集成软件包，其中包含诸多领域的各种工具包。首先正弦信号发生模块为下图中的sineWave模块，用来产生正弦干扰信号；其次scope为示波显示模块，用来显示各种波形。硬件仿真的电路图如图8所示。原信号是含多个正弦波的信号，函数如下：（16）其中，ω0=2π·500kHz，φ0将改进的分布式算法烧写至FPGA内部，经过相关软件的前仿真，将混有多个正弦波的杂散信号输入FPGA内部进行低通滤波，杂散的正弦波被全部滤除，滤波后产生了明显的效果，只留下低频的直流信号。5结论本文通过Matlab的辅助，采用窗函数设计法设计了一个基于改进型分布式算法的16阶FIR数字滤波器，并分别在Quartus和simHlink环境下对该数字滤波器进行了具体的实现和仿真。经过对仿真结果的分析，本文设计的FIR数字滤波器成功实现了数据采集系统中高频信号的滤波功能，与传统的DA滤波器算法相比，资源消耗小，运算速度高，设计总体效果良好。（编辑：关毅） -全文完-