数字电子技术第七章存储器

《数字电子技术基础》第七章半导体存储器本章的重点：1．存储器的基本工作原理、分类和每种类型存储器的特点；2．扩展存储器容量的方法；3．用存储器 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 组合逻辑电路的原理和方法。因为存储器几乎都作成LSI器件，所以这一章的重点内容是如何正确使用这些器件。存储器内部的电路结构不是课程的重点。《数字电子技术基础》?7.1概述存储器：存储大量二值信息（或称为二值数据）的半导体器件。用途：在计算机或数字系统中存储数据。与寄存器的区别：以字为单位存取，每字包含若干位。各个字的相同位通过同一引脚与外界联系。每个字分配一个地址，因此内部有地址译码器。《数字电子技术基础》主要指标：存储容量、存取速度。存储容量:用字数×位数 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示，也可只用位数表示。如，某动态存储器的容量为109位/片。存取速度：用完成一次存取所需的时间表示。高速存储器的存取时间仅有10ns左右。《数字电子技术基础》分类：只读存储器ROM(Read-OnlyMemory)按功能只能读出不能写入,断电不失随机存储器RAM(RandomAccessMemory)掩模ROM可编程ROM（PROM）(ProgrammableROM)可擦除可编程ROM（EPROM）(ErasablePROM)电可擦除紫外线擦除UVEPROM(Ultra-Violet)EEPROM(Electrically)FlashMemory快闪存储器静态存储器SRAM(StaticRAM)动态存储器DRAM(DynamicRAM)《数字电子技术基础》7.2只读存储器(ROM)7.2.1掩模只读存储器ROM主要由地址译码器、存储矩阵和输出缓冲器三部分组成，其基本结构如图所示。《数字电子技术基础》A0A1地址译码器W0W1信息单元(字)存储矩阵??存储单元??An-1nW2-1三态控制输出缓冲器?Dm－1D0《数字电子技术基础》存储矩阵是存放信息的主体，它由许多存储单元排列组成。每个存储单元存放一位二值代码(0或1)，若干个存储单元组成一个“字”(也称一个信息单元)。地址译码器有n条地址输入线A0~An-1，2n条译码输出线W0~W2n-1，每一条译码输出线Wi称为“字线”，它与存储矩阵中的一个“字”相对应。因此，每当给定一组输入地址时，译码器只有一条输出字线Wi被选中，该字线可以在存储矩阵中找到一个相应的“字”，并将字中的m位信息Dm-1~D0送至输出缓冲器。读出Dm-1~D0的每条数据输出线Di也称为“位线”，每个字中信息的位数称为“字长”。《数字电子技术基础》ROM的存储单元可以用二极管构成，也可以用双极型三极管或MOS管构成。存储器的容量用存储单元的数目来表示，写成“字数乘位数”的形式。对于上图的存储矩阵有2n个字，每个字的字长为m，因此整个存储器的存储容量为2n×m位。存储容量也习惯用K(1K=1024)为单位来表示，例如1K×4、2K×８和64K×1的存储器，其容量分别是1024×4位、2048×8位和65536×1位。《数字电子技术基础》地址译码器：根据地址输入，在存储矩阵中选出指定的字对应的单元，把数据送往输出缓冲器。输出缓冲器是ROM的数据读出电路，通常用三态门构成，它不仅可以实现对输出数据的三态控制，以便与系统总线联接，还可以提高存储器的带负载能力。《数字电子技术基础》二－四线译码器A1,A0的四个最小项字线位线《数字电子技术基础》《数字电子技术基础》按组合电路进行分析。当EN=0时，?Di?D。i真值表D3=W1+W3=A1A0+A1A0=A0D2=W1=A1+A0D1=D3=A0D0=W1+W0=A1A1A0D3D2D1D0000101011011100100111110《数字电子技术基础》《数字电子技术基础》7.2.2可编程只读存储器（PROM）产品出厂时存的全是1，用户可一次性写入，即把某些1改为0。但不能多次擦除。存储单元多采用熔丝－－低熔点金属或多晶硅。写入时设法在熔丝上通入较大的电流将熔丝烧断。《数字电子技术基础》UCC字线Wi字线熔丝熔丝(a)位线Di(b)位线《数字电子技术基础》16字×8位的PROM十六条字线20V八条位线编程脉冲十几微秒《数字电子技术基础》读出时,读出放大器AR工作,写入放大器AW不工作。写入时,在位线输入编程脉冲使写入放大器工作,且输出低电平,同时相应的字线和VCC提高到编程电平,将对应的熔丝烧断。缺点：不能重复擦除。《数字电子技术基础》7.2.3可擦除的可编程只读存储器（EPROM）这类ROM利用特殊结构的浮栅MOS管进行编程,ROM中存储的数据可以进行多次擦除和改写。最早出现的是用紫外线照射擦除的EPROM(Ultra-VioletErasableProgrammableRead-OnlyMemory,简称UVEPROM)。不久又出现了用电信号可擦除的可编程ROM(ElectricallyErasableProgrammableRead-OnlyMemory,简称E2PROM)。后来又研制成功的快闪存储器(FlashMemory)也是一种用电信号擦除的可编程ROM。《数字电子技术基础》一、紫外线擦除的只读存储器（UVEPROM）EPROM的存储单元采用浮栅雪崩注入MOS管(Floating-gateAvalanche-InjuctionMetal-Oxide-Semiconductor,简称FAMOS管)或叠栅注入MOS管(Stacked-gateInjuctionMetal-Oxide-Semiconductor,简称SIMOS管)。图9-8是SIMOS管的结构示意图和符号，它是一个N沟道增强型的MOS管，有Gf和Gc两个栅极。Gf栅没有引出线，而是被包围在二氧化硅(SiO2)中，称之为浮栅，Gc为控制栅，它有引出线。《数字电子技术基础》SGfGcDSiO2DN＋NP＋GcGfS工作原理：若Gf上充以负电荷，则Gc处正常逻辑高电平下不导通若Gf上未充负电荷，则Gc处正常逻辑高电平下导通《数字电子技术基础》若在漏极D端加上约几十伏的脉冲电压，使得沟道中的电场足够强，则会造成雪崩，产生很多高能量的电子。此时若在Gc上加高压正脉冲，形成方向与沟道垂直的电场，便可以使沟道中的电子穿过氧化层面注入到Gf，于是Gf栅上积累了负电荷。由于Gf栅周围都是绝缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮栅之后，就能保存相当长时间(通常浮栅上的电荷10年才损失30%)。SGfGcDSiO2DN＋PN＋GcGfS《数字电子技术基础》如果浮栅Gf上积累了电子，则使该MOS管的开启电压变得很高。此时给控制栅(接在地址选择线上)加+5V电压时，该MOS管仍不能导通，相当于存储了“0”；反之，若浮栅Gf上没有积累电子，MOS管的开启电压较低，因而当该管的控制栅被地址选中后，该管导通，相当于存储了“1”。可见，SIMOS管是利用浮栅是否积累负电荷来表示信息的。这种EPROM出厂时为全“1”，即浮栅上无电子积累，用户可根据需要写“0”。SGfGcDSiO2DN＋PN＋GcGfS《数字电子技术基础》擦除EPROM的方法是将器件放在紫外线下照射约20分钟，浮栅中的电子获得足够能量，从而穿过氧化层回到衬底中，这样可以使浮栅上的电子消失，MOS管便回到了未编程时的状态，从而将编程信息全部擦去，相当于存储了全“1”。对EPROM的编程是在编程器上进行的，编程器通常与微机联用。《数字电子技术基础》?二、电可擦除EPROM(EEPROM或E2ROM)用紫外线擦除操作复杂，速度很慢。必须寻找新的存储器件，使得可以用电信号进行擦除。使用浮栅隧道氧化层MOS管Flotox(FloatinggateTunnelOxide)特点：浮栅与漏区间的氧化物层极薄（20纳米以下），称为隧道区。当隧道区电场大于107V/cm时隧道区双向导通。当隧道区的等效电容极小时，加在控制栅和漏极间的电压大部分降在隧道区，有利于隧道区导通。《数字电子技术基础》擦除和写入均利用隧道效应读出10ms擦除（写1）写入（写0）《数字电子技术基础》EEPROM的缺点：擦写需要高电压脉冲；擦写时间长；存储单元需两只MOS管。三、快闪存储器(FlashMemory）采用新型隧道氧化层MOS管。该管特点：1.隧道层在源区；2.隧道层更薄－－10～15nm。在控制栅和源极间加12V电压即可使隧道导通。《数字电子技术基础》存储单元的工作原理：1.写入利用雪崩注入法。源极接地；漏极接6V；控制栅12V脉冲，宽10s。2.擦除用隧道效应。控制栅接地；源极接12V脉冲，宽为100ms。因为片内所有叠栅管的源极都连在一起，所以一个脉冲就可擦除全部单元。3.读出：源极接地，字线为5V逻辑高电平。快闪存储器特点：集成度高，容量大，成本低，使用方便。已有64兆位产品问世。很有发展前途。《数字电子技术基础》7.3随机存储器（RAM）特点：RAM在工作时可随时对任意指定单元进行读或写操作。使用方便、灵活。但切断电源后，所存信息就会丢失。分为静态随机存储器SRAM和动态随机存储器DRAM两种。也可称为读写存储器。7.3.1静态随机存储器SRAM1)一、基本结构和工作原理SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成，其框图如图9-12所示。《数字电子技术基础》《数字电子技术基础》存储矩阵由许多存储单元排列组成，每个存储单元能存放一位二值信息(0或1)，在译码器和读/写电路的控制下，进行读/写操作。地址译码器一般都分成行地址译码器和列地址译码器两部分，行地址译码器将输入地址代码的若干位A0~Ai译成某一条字线有效，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余若干位(Ai+1~An-1)译成某一根输出线有效，从字线选中的一行存储单元中再选一位(或n位)，使这些被选中的单元与读/写电路和I/O(输入/输出端)接通，以便对这些单元进行读/写操作。《数字电子技术基础》读/写控制电路用于对电路的工作状态进行控制。CS称为片选信号，当CS=0时，RAM工作，CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。称为读/写控制信号。R/W=1时，执行读操作，将存储单元中的信息送到I/O端上；当R/W=0时，执行写操作，加到I/O端上的数据被写入存储单元中。《数字电子技术基础》SRAM结构1024字×4位（2114）《数字电子技术基础》二、SRAM的静态存储单元行选线XUDDV4QV1V3V6位线D存储单元V2位线DV5V1V3UDDV4V6位线DX位线DV2V5QV7I/O列选线YV8I/OI/OV7V8Y(b)I/O(a)图9-13SRAM存储单元(a)六管NMOS存储单元；(b)六管CMOS存储单元《数字电子技术基础》是由六个NMOS管(V1~V6)组成的存储单元。V1、V2构成的反相器与V3、V4构成的反相器交叉耦合组成一个RS触发器，可存储一位二进制信息。Q和Q是RS触发器的互补输出。V5、V6是行选通管，受行选线X(相当于字线)控制，行选线X为高电平时Q和Q的存储信息分别送至位线D和位线D。V7、V8是列选通管，受列选线Y控制，列选线Y为高电平时，位线D和D上的信息被分别送至输入输出线I/O和I/O，从而使位线上的信息同外部数据线相通。《数字电子技术基础》读出操作时，行选线X和列选线Y同时为“1”，则存储信息Q和Q被读到I/O线和I/O线上。写入信息时，X、Y线也必须都为“1”，同时要将写入的信息加在I/O线上，经反相后I/O线上有其相反的信息，信息经V7、V8和V5、V6加到触发器的Q端和Q端，也就是加在了V3和V1的栅极，从而使触发器触发，即信息被写入。由于CMOS电路具有微功耗的特点，目前大容量的静态RAM中几乎都采用CMOS存储单元，其电路如图9-13(b)所示。CMOS存储单元结构形式和工作原理与图9-13(a)相似，不同的是图(b)中，两个负载管V2、V4改用了P沟道增强型MOS管，图中用栅极上的小圆圈表示V2、V4为P沟道MOS管，栅极上没有小圆圈的为N沟道MOS管。《数字电子技术基础》7.3.2动态随机存储器(DRAM)动态RAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”，因此DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。尽管如此，由于DRAM存储单元的结构能做得非常简单，所用元件少，功耗低，所以目前已成为大容量RAM的主流产品。《数字电子技术基础》7.4存储器容量的扩展7.4.1位扩展方式存储器芯片的字长多数为一位、四位、八位等。当实际的存储系统的字长超过存储器芯片的字长时，需要进行位扩展。位扩展可以利用芯片的并联方式实现，图9-15是用八片1024×1位的RAM扩展为1024×8位RAM的存储系统框图。图中八片RAM的所有地址线、R/W、CS分别对应并接在一起，而每一片的I/O端作为整个RAM的I/O端的一位。ROM芯片上没有读/写控制端R/W，位扩展时其余引出端的连接方法与RAM相同。《数字电子技术基础》I/O1I/O1024×1RAMA0A1…A9R/WCS…I/O2…I/O1024×1RAMA0A1…A9R/WCS……I/O7I/O1024×1RAMA0A1…A9R/WCS…A0A1A9R/WCS…《数字电子技术基础》7.4.2.字扩展方式字数的扩展可以利用外加译码器控制芯片的片选(CS)输入端来实现。图9-16是用字扩展方式将四片256×8位的RAM扩展为1024×8位RAM的系统框图。图中，译码器的输入是系统的高位地址A9、A8，其输出是各片RAM的片选信号。若A9A8=01，则RAM(2)片的CS=0，其余各片RAM的CS均为1，故选中第二片。只有该片的信息可以读出，送到位线上，读出的内容则由低位地址A7~A0决定。显然，四片RAM轮流工作，任何时候，只有一片RAM处于工作状态，整个系统字数扩大了四倍，而字长仍为八位。ROM的字扩展方法与上述方法相同。《数字电子技术基础》I/O0I/O7I/O0…I/O7256×8(1)RAMA0A1…A7R/WCS…I/O0A0A1…I/O7256×8(2)RAM…A7R/WCS…I/O0A0A1…I/O7256×8(3)RAM…A7R/WCS…I/O0A0A1…I/O7256×8(4)RAM…A7R/WCS……A0A1A7R/WA8A9…A0A1Y0Y1Y2Y32—4译码器《数字电子技术基础》7.5用存储器实现组合逻辑 函数 excel方差函数excelsd函数已知函数     2 f x m x mx m      2 1 4 2拉格朗日函数pdf函数公式下载 从存储器的角度看，只要将逻辑函数的真值表事先存入ROM，便可用ROM实现该函数。ROM的数据表地址A1A000011011数据D3D2D1D01001011111100101《数字电子技术基础》在ROM数据表中，如果将输入地址A1、A0看成两个输入逻辑变量，而将数据输出D3、D2、D1、D0看成一组输出逻辑变量，则D3、D2、D1、D0就是A1、A0的一组逻辑函数，表9-1就是这一组多输出组合逻辑函数的真值表，因此该ROM可以实现表9-1中的四个函数(D3、D2、D1、D0)，其表达式为：D3?A1A0?A1A0D2?A1A0?A1A0?A1A0D1?A1A0?A1A0D0?A1A0?A1A0?A1A0《数字电子技术基础》从组合逻辑结构来看，ROM中的地址译码器形成了输入变量的所有最小项，即每一条字线对应输入地址变量的一个最小项。前面所述：W0?A1A0、W1?A1A0、W2?A1A0,W3?A1A0因此又可以写为：D3?W0?W2D2?W1?W2?W3D1?W1?W2D0?W0?W1?W3《数字电子技术基础》W0W1A11A01与阵列W2W3D3或阵列D2D1D0《数字电子技术基础》用ROM实现逻辑函数一般按以下 步骤 新产品开发流程的步骤课题研究的五个步骤成本核算步骤微型课题研究步骤数控铣床操作步骤 进行：①根据逻辑函数的输入、输出变量数目，确定ROM的容量，选择合适的ROM。②写出逻辑函数的最小项表达式，画出ROM的阵列图。③根据阵列图对ROM进行编程。《数字电子技术基础》【例9-1】用ROM设计一个四位二进制码转换为格雷码的代码转换电路。解：①输入是四位自然二进制码B3~B0，输出是四位格雷码G3~G0，故选24×4的ROM。②四位二进制码转换为格雷码的真值表，即ROM的编程数据表如表9-2所示。由此可写出输出函数的最小项之和式为G3??m(8,9,10,11,12,13,14,15)G2??m(4,5,6,7,8,9,10,11)G1??m(2,3,4,5,10,11,12,13)G2??m(1,2,5,6,9,10,13,14)表9-2二进制码转换为格雷码的真值表《数字电子技术基础》《数字电子技术基础》③用ROM实现码组转换的阵列图及逻辑符号图分别如图9-5(a)、(b)所示。W1W0B31B21B11B01地址与译阵码列器W2W3W4W5W6W7W8W9W11W13W15W10W12W14（（B3B2B1B0A3D34A22×4D2A1ROMD1A0D0(b)G3G2G1G0（存或储阵矩列阵(a)（G3G2G1G0图9-5例9-1阵列图和逻辑符号图(a)二进制码转为格雷码的阵列图；(b)逻辑符号图