存储器原理与接口(4)

第5章半导体存储器机械系统计算机控制2008机电学院存储器存储器是计算机的重要组成部分，用来存储程序和数据。存储器的性能一直是计算机性能的主要指标。所谓存储器，是指许多存储器存储器单元的集合。5.1存储器分类存储器是计算机的重要组成部分，用来存储程序和数据。存储器的性能一直是计算机性能的主要指标。所谓存储器，是指许多存储器单元的集合。5.1存储器分类存储器按作用分类存储器内存外存RAMROMSRAMDRAMEPROMEEROM高速缓存5.2多层存储结构概念由于内存的工作速度总是不能满足CPU的需要，同时内存在容量上也总是落后于系统软件和应用软件的需要。因此，要取得一个兼有大容量、高速度和低成本的存储系统，应该在系统结构的设计上综合利用各种存储器的特长，回避其弱点，组成一个在性价比上最忧的存储系统，为此，提出了多层存储器结构的概念。主要目的在于解决速度与成本的问题。其容量呈金字塔形分布，速度逐级下降但容。5.2多层存储结构概念5.2多层存储结构概念高速缓存是计算机提高整体性能的一种技术。由于Cache只占存储器的很少一部分，成本增加不多，解决了速度与价格的矛盾。5.2多层存储结构概念采用四级存储的层次结构可以得到一个容量极大、价格很低，而速度很高的存储系统，成为当今计算机存储器的典型结构。从整个微型计算机存储器分层结构来看，整个结构主要是两个层次：Cache——主存层次；主存——辅存层次。5.2多层存储结构概念Cache——主存层次解决的是CPU与主存速度上的差距。Cache——主存层次的速度接近于CPU，但容量却是主存的。主存——辅存层次解决了存储器的大容量与低成本之间的矛盾。程序员可以把主存、辅存看成统一的整体，可以利用比主存实际容量大得多的逻辑地址编写程序。这种系统的不断发展和完善，就逐步形成了现在广泛使用的虚拟存储系统。5.2多层存储结构概念在这个系统中，程序员可用机器指令地址码对整个程序统一编址。这种指令地址码称为虚拟地址、逻辑地址或程序地址等，其对应的存储容量称为虚拟容量或程序空间。主存的实际地址称为物理地址、实（存）地址，其对应的存储容量称为主存容量、实存容量或实（主）存空间。5.3主存储器及存储控制容量存储容量存储容量=单元数X数据线位数(bit)例:2764EPROM的容量为(8KX8bit)地址线根数为13，2的13次方＝8K6264SRAM的容量为(8KX8bit)地址线根数为13，2的13次方＝8K速度(存储器访问时间)低速在300ns以上,中速在100ns~200ns之间,超高速小于20ns。6116RAM为120ns，2764EPROM为200ns5.3.1主存储器——主要指标5.3主存储器及存储控制5.3.1主存储器——主要指标1KB=210B8KB=213B16KB=214B32KB=215B64KB=216B128KB=217B256KB=218B1MB=220B1GB=230B1TB=240B5.3主存储器及存储控制5.3.2主存储器的基本组成5.3主存储器及存储控制5.3.2主存储器的基本组成半导体存储器RAM可分为静态和动态两种。静态存储器单元电路由双稳态触发器构成；动态存储器单元电路由MOS开关管和电容器构成。5.3主存储器及存储控制5.3.2主存储器的基本组成存储电路有规则地组合起来，构成了存储体；存储器是由大量的存储体构成。一个存储器芯片除了存储体外，还有许多外围电路：地址译码器；I/O电路；片选控制端；集电极开路或三态输出缓冲器。5.3主存储器及存储控制5.3.2主存储器的基本组成存储器的地址译码有两种方式：单译码（字结构）；双译码（复合译码结构）。字结构——n根地址线输入经全译码得到2n个输出，用以选择2n个字。复合译码结构——把n根地址线分成接近相等的两段，分别译码，产生一组X地址线和一组Y地址线，然后让X地址线和一组Y地址线在字存储单元列成矩阵的存储体中一一相“与”，选择出相应的存储体。5.48086系统的存储器组织5.4.18086CPU的存储器接口实现接口包括三项工作：存储器结构的确定；存储器芯片的选择；存储器接口设计。其中，存储器接口设计实际上就是要解决存储器与系统三大总线的正确连接与时序匹配问题。5.48086系统的存储器组织5.4.18086CPU的存储器接口1.不同模式下CPU的存储器接口8086CPU在最小模式和最大模式下的配置是不同的。所以8086CPU在最小模式和最大模式下的内存接口配置也不相同。最小模式下的配置见图5.8，最大模式下的配置见图5.9。5.48086系统的存储器组织8086CPU在最小模式下的内存接口配置：5.48086系统的存储器组织8086CPU在最大模式下的内存接口配置：5.48086系统的存储器组织为了有效地使用存储空间，一个字可以存储在以偶地址或奇地址开始的连续两个字节单元中，地址的最低有效位A0决定了字的边界。如果A0=0，则字存放在偶地址开始的单元中，低8位存放在偶地址的字节单元里，高8位存放在奇地址的字节单元里；如果A0=1，则字存放在奇地址开始的单元中，低8位存放在奇地址的字节单元里，高8位存放在偶地址的字节单元里。5.48086系统的存储器组织对于偶地址开始的字节或字单元的访问，8086CPU只需要一个总线周期；对于奇地址开始的字节或字单元的访问，8086CPU只需要两个总线周期。所以，8086设计中规定，存储单元尽量以偶地址开始。5.48086系统的存储器组织8086CPU在最小模式下的内存接口配置：5.48086系统的存储器组织注意：8086系统中的1MB存储空间中，00000H～003FFH共1K个字节用来存放中断矢量；0FFFF0H～0FFFFFH共16个字节用来存放启动程序，也就是说，计算机复位后的启动地址是0FFFF0H，可以安排一自检程序，如:ORGFFFFF0HJMPBEG；5.48086系统的存储器组织注意：640KB～1024KB之间的内存，称为上位内存，不属于扩展内存；超过1MB的内存称为扩展内存；对于1MB以上的内存，进入1MB的第一个64KB叫高端内存HMA，它属于扩展内存。5.48086系统的存储器组织CPU与存储器连结注意的问题(1)CPU模式(2)存储器地址分配和片选(3)控制信号的连接(4)CPU总线的负载能力(5)CPU的时序与存储器存取速度的配合RAM特点存储单元的内容可根据需要随时读出和写入。断电后所有信息随之消失。常用于暂时存放输入输出数据、计算中间结果或断电后无需保留的结果。引脚特点（6264)地址线：A0-A12数据线：D0-D7输出允许：OE或RD写信号：WE或WR片选信号：CE或CS6264----8KSRAMN.CA12A7A6A5A4A3A2A1A0D0D1D2GNDVccWECSA8A9A11OEA10CED7D6D5D4D36264ROM特点在正常工作时，只能读出而不能写入的存储器。断电信息不会丢失，常用来存放程序和不变的参数表。引脚特点地址线：A0-A12数据线：D0-D7输出允许：OE或RD片选信号：CE或CS2764----8KEPROMVPPA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMN.CA8A9A11OEA10CED7D6D5D4D327645.48086系统的存储器组织存储器结构确定存储器一般按字节编址数据线宽度为8位8088只需1个8位存储体结构8086需2个8位存储体结构。由地址A0分为偶地址存储体（A0=0）和奇地址存储体（A1=1)。A0和BHE作为两个存储体的选择信号。偶存储体数据线接D0-D7，奇存储体接D8-D15。5.4.18086CPU的存储器接口5.48086系统的存储器组织存储器的片选实质上就是用多个存储器芯片构成存储器系统，并使之与CPU总线正确连接。局部译码法由于存储单元分布在不同的芯片上，且共用地址线和数据线，因此需要片选。为了简化存储器地址译码电路的设计，应尽量选用存储容量相同的芯片。存储芯片的地址线与总线低位地址线一一相连；高位地址线通过译码产生片选信号。必须保证CPU每次访问内存时，首先片选，然后进行片内选。5.48086系统的存储器组织存储器的片选线选法低位地址线与芯片地址直接连接余下高位地址线分别作为各存储芯片的片选信号注意：每次寻址只能有一位片选有效局部译码法低位地址线与芯片地址直接连接，余下高位地址线中的一部分参与译码，以产生片选控制信号。地址线不够用又不需要全部存储空间时，用此法。全译码法低位地址线与芯片地址直接连接余下高位地址线全部译码，以产生各存储芯片的片选控制信号。5.48086系统的存储器组织线选法5.48086系统的存储器组织局部译码法5.48086系统的存储器组织全译码法译码器74LS138控制信号G1＝1G2A＝0G2B＝0输入组合C、B、A输出组合Y7－Y074LS138译码表G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y01000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111存储器的扩展当一片存储器芯片的容量不能满足要求时，需要多片组合以便扩充。（1）位数扩充芯片数＝总位数／芯片位数例如：8Kx8的SRAM芯片扩充位8Kx16芯片组，所需芯片数：16位／8位＝2片。存储器的扩展（2）单元扩充芯片数＝总容量／芯片容量例如用8Kx8芯片构成32Kx8存储区，则所需芯片数:32K/8K＝4片。1.线选法例两片64k的RAM（216)CPU低位地址线A0-A15连接RAMA0-A15剩下地址线有A16－A19A17作为RAM-1的片选控制信号A18作为RAM-0的片选控制信号1.线选法例A19A18A17A16A15A14A13A12-4A3A2A1A0RAM-0X(0)01X(0)00……………………..00000X(0)01X(0)11……………………..11111RAM-1X(0)10X(0)00……………………..00000X(0)10X(0)11……………………..11111RAM-0的地址范围20000H-2FFFFHRAM-1的地址范围40000H-4FFFFH2.局部译码法例低地址A1-A11连接A0-A10A0作为6116-1的片选剩下的地址线有A12－A19A12、A13、A14用来译码经过3－8译码后可产生8个片选信号。2.局部译码法例A19－A15A14A13A12A11A10A9A8-4A3A2A1A06116-0X(0)00100…………….000001X(0)00111………………1111116116-1X(0)00100…………….000000X(0)00111………………1111106116-0的地址范围01001H-01FFFH2K地址空间6116-1的地址范围01000H-01FFEH2K地址空间3.全译码法例低地址A1-A16连接A0-A15A0作为RAM-1的片选剩下的地址线有A17－A19A17、A18、A19用来译码经过3－8译码后可产生8个片选信号3.全译码法例A19A18A17A16A15A14A13A12-4A3A2A1A0RAM-0001000…..…………….000001001111….………………111111RAM-1001000…….…………….000000001111….………………111110RAM-0的地址范围20001H-3FFFFH64k空间范围RAM-1的地址范围20000H-3FFFEH64K空间范围全译码管理的空间（每一片64K)片数A19A18A17偶地址范围（偶片)奇地址范围（奇片）200000000H-1FFFEH00001H-1FFFFH200120000H-3FFFEH20001H-3FFFFH201040000H-5FFFEH40001H-5FFFFH201160000H-7FFFEH60001H-7FFFFH210080000H-9FFFEH80001H-9FFFFH2101A0000H-BFFFEHA0001H-BFFFFH2110C0000H-DFFFEHC0001H-DFFFFH2111E0000H-FFFFEHE0001H-FFFFFH5.48086系统的存储器组织存储器与CPU的连接存储器地址线与AB的连接AB的低位地址线与芯片地址直接连接AB的高位地址线译码产生片选控制信号数据线与DB的连接8086偶对D0-D7，奇对D8-D158088只有8位数据线D0-D7读写控制与CB的连接ROM只连MEMR信号（M/IO和RD组合）RAM连MEMR信号（M/IO和RD组合）和MEMW信号（M/IO和WR组合）1KB=210B8KB=213B16KB=214B32KB=215B64KB=216B128KB=217B256KB=218B1MB=220B1GB=230B1TB=240B5.48086系统的存储器组织例:三总线连接存储器试用两片64Kx8位的SRAM为8086CPU设计一个存储器，容量为128KB，地址从20000H开始，要求：（1）采用全译码方式绘出相关连线图并标注。（2）分别写出两片存储器的地址范围。分析：64KRAMA0－A1516根地址线8086CPU1片作为奇片,1片作为偶片奇片片选BHE;偶片片选A0CPU的A0-A16对应接两片RAM的A0-A15AD0-AD7接偶片D0-D7;AD8-AD15接偶片D0-D7全译码：剩下的地址线A17、A18、A19用于译码解答:偶存储体的地址范围：20000H~3FFFEH（偶数）；奇存储体的地址范围：20001H~3FFFFH（奇数）例:三总线连接存储器现有两片512K的RAM，要求作为CPU8086的存储器，请：1）画出的8086的三总线与存储芯片的连接图，只需画出RAM端引入线但必须标注符号;2）分别说明两片存储芯片的地址范围。分析:容量512KRAM地址线右边19根.8086CPU1片作为奇片,1片作为偶片奇片片选BHE;偶片片选A0CPU的A1-A19对应接两片RAM的A1-A19AD0-AD7接偶片D0-D7;AD8-AD15接偶片D0-D7解答:1）连线图2）RAM1奇地址范围:00001-FFFFFH,RAM2偶地址范围:00000-FFFFEH。例:三总线连接存储器试用64Kx8位的SRAM为8086CPU设计一个存储器，容量为128KB，地址从00000H开始，要求：（1）采用全译码方式绘出相关连线图并标注。（8分）（2）写出存储器的地址范围。（2分）解答:1）采用全译码方式绘出相关连线图并标注2）存储器的地址范围：00000H-1FFFFH。例:三总线连接存储器图示CPU8086与6264芯片连接图，要求：（1）写出图中的6264-0与6264-1存储芯片的地址范围；（4分）（2）按18000-1BFFFH给定地址范围再接入6264存储芯片，画出相关连线图并标注。（6分）解答:1）6264-0奇地址范围:08001-0BFFFH6264-1偶地址范围:08000-0BFFEH2）按18000-1BFFFH给定地址范围再接入6264存储芯片，画出相关连线图并标注。书上P.147图5.16书上P.147图5.16引脚号A19A18A17A16A15…………A2A1A0十六进制Y0最小地址00000…………00000000H最大地址00001…………1110FFFFHY1最小地址00010…………00010000H最大地址00011…………1111FFFFHY2最小地址00100…………00020000H最大地址00101…………1112FFFFH小结容量和地址线的关系RAM特点ROM特点ROM和RAM与CPU连接特点ROM和RAM在系统中实际地址的确定