null第6章 微型计算机中的存储器第6章 微型计算机中的存储器存储器概述
RAM
ROM
存储器的接口技术
高速缓冲存储器Cache6.1存储器概述6.1存储器概述一、性能指标
存储器的职能就相当于计算机中各部分的“信息交换中心”和“数据仓库”。因此存储器的“速度”和“容量”便成为计算机系统性能的两项重要指标,也是推动存储器不断发展的两个主要因素。
1、存储容量:指存储器芯片能存储的二进制信息量。
存储容量=单元数×数据位数 即字数×字长
通常以KB(210B)、MB (220B) 、GB (230B )、TB (240B)为单位。
2、存取速度:用存取时间、存取周期衡量。
存取时间TA:CPU访问一次存储器所需的时间。
存取周期TAC :连续两次访问存储器所需最小间隔时间。
3、功耗:每个存储单元所耗的功率。
维持功耗:当芯片未被选中,工作在维持方式,输出端为高阻态,功耗下降。
操作功耗:正常工作时的功耗。μw/单元
4、可靠性:用平均无故障时间来衡量。106~108小时
二、半导体存储器分类二、半导体存储器分类(按存储原理分类)半导体存储器
磁介质存储器(外存)光存储器双极型:存取速度快,但集成度低,功耗大、成本 高,一般用于大型计算机或高速微机中;MOS型
掩膜ROM
一次性可编程PROM
紫外线可擦除EPROM
电可擦除E2PROM
可编程只读存储器FLASH读写
存储器
RAM
只读
存储器
ROM(按读写功能分类)(按器件原理分类)静态SRAM
动态DRAM: 集成度高但存取速度较低, 一般用于需要较大容量的场合。
非易失性NVRAM:由SRAM和E2PROM共同构成。
集成IRAM:将刷新电路集成在DRAM内速度较快,集成度较低,功耗较高,一般用于对速度要求高、而容量不大的场合。按
存
储介质分类
6.2 随机存取存储器6.2 随机存取存储器6.2.1 SRAM
一、基本存储电路行选择线T1和T2组成一个双稳态触发器,用于保存数据。T3和T4为负载管。
如A点为数据D,则B点为数据/D。行选择线有效(高电 平)时,A 、B处的数据信息通过门控管T5和T6送至C、D点。列选择线有效(高电 平)时,C 、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。null基本存储电路简化图它可存储一位信息由若干个基本电路采用同一根选择线,可以组成一个基本存储单元它每次可以存储或读出8位信息null由若干个存储单元可以组成一个芯片由若干个芯片可扩展内存(存储体)N—所需芯片个数为了减小体积,芯片内部通常采用矩阵式结构二、SRAM的典型芯片二、SRAM的典型芯片存储容量为8K×8
28个引脚:
13根地址线A12~A0
8根数据线D7~D0
片选CS1、CS2
读写WE、OE功能
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
null×
0
1
1CS2×
×
1
0WE高阻
高阻
输出
输入×
×
0
11
×
0
0未选中
未选中
读操作
写操作D7~D0OECS1工作方式6264功能表返回null 集成度高,但速度较慢,价格低,一般用作主存。6.2.2 DRAM
一、基本存储电路电容上存有电荷时,表示存储数据A为逻辑1;
行选择线有效时,数据通过T1送至B处;
列选择线有效时,数据通过T2送至芯片的数据引脚I/O;
为防止存储电容C放电和漏电导致数据丢失,必须定时进行刷新;
动态刷新时行选择线有效,而列选择线无效。(刷新是逐行进行的。)nullDRAM的基本存储电路是单个场效应管及其极间电容
必须配备“读出再生放大电路”进行刷新
每次同时对一行的存储单元进行刷新
每个基本存储单元存储二进制数一位
许多个基本存储单元形成行列存储矩阵
DRAM一般采用“位结构”存储体:
每个存储单元存放一位
需要8个存储芯片构成一个字节单元
每个字节存储单元具有一个地址二、DRAM的典型芯片二、DRAM的典型芯片存储容量为64K×1
16个引脚:
8根地址线A7~A0
1根数据输入线DIN
1根数据输出线DOUT
行地址选通RAS
列地址选通CAS
读写控制WE
2根电源及1根空脚DRAM芯片2164 说明: 说明:存储地址需要分两批传送
行地址选通信号RAS有效,开始传送行地址,RAS相当于片选信号
随后列地址选通信号CAS有效,传送列地址
读写信号WE读/写有效
数据从DOUT引脚输出或从DIN引脚输入采用“仅行地址有效”方法刷新
行地址选通RAS有效,传送行地址
列地址选通CAS无效,没有列地址
芯片内部实现一行存储单元的刷新,执行128次刷新
没有数据输入输出
存储系统中所有芯片同时进行刷新
DRAM必须每隔固定时间就刷新三、DRAM芯片的刷新三、DRAM芯片的刷新刷新方式
集中刷新:在2ms时间内集中一段时间进行刷新,在这段时间内存储器不能进行读写操作,将这段时间称为死时间。
分散刷新:在几ms时间内每隔一段时间刷新一次。(需设刷新与读写选择电路,冲突时会增加读/写周期的时间)
异步刷新:在每一个指令周期中利用CPU不进行访问操作的时间进行刷新。6.3 只读存储器ROM6.3 只读存储器ROM6.3.1掩膜型ROM
信息制作在芯片中,不可更改Vcc地址选通1D3 D2 D1 D0 掩膜ROM是靠MOS管是否跨接来决定0、1的,当跨接时对应位信息就是0,当没有跨接时对应信息就是1。 6.3.2可编程只读ROM6.3.2可编程只读ROM 允许一次编程,此后不可更改 PROM是靠存储单元中的熔丝是否熔断决定信息0、1的,当熔丝烧断时对应位信息就是0,当没有烧断时对应信息就是1。 6.3.3 可擦除可编程只读ROM6.3.3 可擦除可编程只读ROM 一、基本存储电路
用紫外光擦除,擦除后可编程;并允许用户多次擦除和编程。 编程是电荷注入浮栅的栅极的过程,此时浮栅导通,选通此位时即读出0;若没有注入电荷浮栅截止,即读出1。当紫外线照射30分钟时,电荷形成光电流消失,恢复原状态1。 二、典型EPROM芯片二、典型EPROM芯片2764功能表存储容量为8K×8
28个引脚:
13根地址线A12~A0
8根数据线D7~D0
片选CE
编程脉冲PGM
读写OE
编程电压VPPnull高阻+21V×××1编程禁止输出+21V×100编程校验输入+21V×负脉冲10编程输出编码+5V1+12V00Intel标识高阻+5V×××1维持高阻+5V×110读出禁止输出+5V×100读出DO7~DO0VPPA9PGMOECE工作方式2764功能表返回6.3.4 电可擦除可编程只读ROM6.3.4 电可擦除可编程只读ROM 采用加电方法在线进行以字节为单位擦除和编程,也可多次擦写。内设编程所需高压脉冲产生电路,可在线写入,但写入时间较长。存储容量为8K×8
28个引脚:
13根地址线A12~A0
8根数据线I/O7~I/O0
片选CE
读写OE、WE功能表nullEEPROM 28C64A的功能返回null6.4.1 存储器与CPU的连接要考虑的问题
1 CPU总线的负载能力
CPU在
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
时,一般输出线的直流负载能力为带5个TTL负载或10个CMOS负载,现存储器都为CMOS电路,直流负载很小,主要的负载是电容负载,故在小型系统中,CPU是可以直接与存储器相连的,而较大的系统中,就要考虑CPU能否带得动,需要时就要加上缓冲器,由缓冲器的输出再带负载。
2 存储器的地址分配和片选
当多片存储器存在时,如何选片选信号。
3 CPU与存储器的时序配合问题
CPU的访存时间必须大于所用外部存储器的最大存取时间。
4 控制信号的连接 如: IO/M、RD、WR等
5 地址译码方式 线选译码 部分译码 全译码6.4 存储器的扩展null一、位扩展(只加大位长,存储体的字数与存储器芯片字数一致)用64K×1bit的芯片扩展实现64KB存储器 进行位扩展时,模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线,而各芯片的数据线并列(位线扩展)形成整个模块的数据线(8bit宽度)。 本例采用线选方式。 6.4.2 存储器的扩展技术(设系统为8088最小模式)
null二、字扩展(只加大字长,存储体的位数与存储器芯片位数一致)用8K×8bit的2764芯片扩展实现16KB存储器 进行字扩展时,模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线 , CPU的高位地址线(扩展的字线)被用来译码以形成对各个芯片的选择线 —— 片选线 。 本例采用全译码方式。null三、字位同时扩展用16K×4bit的芯片扩展实现32KB存储器 首先对芯片分组进行位扩展,以实现按字节编址; 其次设计芯片组的片选进行字扩展,以满足容量要求;本例采用部分译码方式。16K×4
16K×4A0~ A13RD
WRD0 ~D3D4~ D7
A15A1416K×4
16K×4
M/IOG
B
A译
码
器6.4.3 存储体与CPU的连接 6.4.3 存储体与CPU的连接 例1:用2K×8bit的6116组成8KB的存储体与8086CPU连接。G1
G2A Y0
G2B
C Y1
B
AD0 ~D7D8~ D15RD
WR A0
A1 ~A11 BHE
A15
M/IO
A19
A18
A17
A16
A14 A13 A12
1组:18000H ~ 18FFFH
2组:19000H ~ 19FFFH12例2:用32K×8bit的RAM组成128KB的存储体与80486CPU连接。例2:用32K×8bit的RAM组成128KB的存储体与80486CPU连接。D0 ~D7 D8~ D15
D16~ D23
D24~ D31
R/W BE3
BE2
BE1
BE0
A2~A16G1
G2A
G2B
C Y1
B
A A20
M/IO
A19 A18 A17
A0 ~A14