组合逻辑电路PPT

第二章组合逻辑电路组合电路：输出仅由输入决定,与电路当前状态无关；电路结构中无反馈环路（无记忆）1.由给定的逻辑图写出逻辑关系表达式，分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进行化简，3.列出输入输出状态表并得出结论，电路结构输入输出之间的逻辑关系2.1组合逻辑电路的分析和设计2.1.1组合逻辑电路的分析逻辑图逻辑表达式11最简与或表达式化简22从输入到输出逐级写出例：最简与或表达式3真值表34电路的逻辑功能当输入A、B、C中有2个或3个为1时,输出Y为1，否则输出Y为0，所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4逻辑图逻辑表达式例：最简与或表达式真值表用与非门实现　　电路的输出Y只与输入A、B有关,而与输入C无关，Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能练习逻辑图逻辑表达式电路的逻辑功能当3个输入变量A、B、C取值一致时,输出F=1，否则输出F=0所以这个电路可以判断3个输入变量的取值是否一致,故称为判一致电路，任务要求最简单的逻辑电路2.1.2组合逻辑电路的设计逻辑抽象列真值表写表达式化简或变换画逻辑图逻辑抽象：1.根据因果关系确定输入、输出变量2.变量赋值—用0和1表示信号的不同状态3.根据功能要求列出真值表根据所用元器件分立元件或集成芯片的情况将函数式进行化简或变换，化简或变换：组合逻辑电路的设计真值表电路功能描述例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯,使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯，设楼上开关为A,楼下开关为B，灯泡为F，并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。1穷举法1实际电路图：2逻辑表达式或卡诺图最简与或表达式化简32已为最简与或表达式4逻辑变换5逻辑电路图用与非门实现用同或门实现真值表电路功能描述例：用与非门设计一个交通报警控制电路，交通信号灯有红、绿、黄3种,3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示,灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1，根据逻辑要求列出真值表。1穷举法12逻辑表达式最简与或表达式化简324逻辑变换345逻辑电路图5练习：某工厂有A、B、C三个车间和一个自备电站,站内有两台发电机G1和G2，G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。设：A、B、C分别表示三个车间的开工状态：开工为“1”,不开工为“0”；G1和G2运行为“1”，不运行为“0”，1.根据逻辑要求列状态表首先假设逻辑变量、逻辑函数取“0”、“1”的含义，逻辑要求：如果一个车间开工,只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行，开工“1”不开工“0”运行“1”不运行“0”1.根据逻辑要求列状态表01110010101001010011100110111000ABCG1G2100011012.由状态表写出逻辑式10100101001110011011100001110010ABCG1G210001101ABC00100111101111或由卡诺图可得相同结果3.化简逻辑式可得：4.用“与”门、“或”门和“异或”门构成逻辑电路由逻辑表达式画出卡诺图，由卡诺图可知，该函数不可化简。ABC00100111101111逻辑图&=1≥1CG1G2AB&&=1利用逻辑代数变换,全部用“与非”门构成逻辑电路，ABCABC&&&&&&&&&G1G2本节小结　①组合电路的特点：在任何时刻的输出只取决于当时的输入信号,而与电路原来所处的状态无关，实现组合电路的基础是逻辑代数和门电路。　②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。　③组合电路的分析步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。　④组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。　在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。加法器十进制与二进制十进制：0～9十个数码,“逢十进一”，在数字电路中,常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等，下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。在数字电路中,为了把电路的两个状态“1”态和“0”态与数码对应起来，采用二进制，二进制：0、1二个数码,“逢二进一”，加法器加法器:实现二进制加法运算的电路进位如：000011+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现一、半加器半加：实现两个一位二进制数相加,不考虑来自低位的进位，AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC半加器逻辑状态表ABSC0000011010101101逻辑表达式逻辑图&=1..ABSC二、全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi全加：实现两个一位二进制数相加,且考虑来自低位的进位，逻辑符号：全加器：AiBiCi-1SiCiCOCI1.列逻辑状态表2.写出逻辑式AiBiCi-1SiCi0000000110010100110110010101011100111111半加器构成的全加器>1AiBiCi-1SiCiCOCO逻辑图&=1>1AiCiSiCi-1Bi&&=1全加器SN74LS183的管脚图114SN74H1831Ai1Bi1Ci-11Ci1Si2Ci-12Ci2Si2Ai2BiUCCGND应用举例：用一片SN74LS183构成两位串行进位全加器，串行进位2Bi2Ci-12Si2Ci全加器22Ai1Bi1Ci-11Si1Ci全加器11AiA1A0B1B0D1D0C1C0A0B0A1B1+D0D1C0C1最低位相加,无下级来的进位数，故把最低位的全加器的进位输入端1Ci-1接地，编码器把二进制数码按一定规律编排,使每组数码具有一特定的含义，称为编码，具有编码功能的逻辑电路称为编码器。n位二进制代码有2n种组合,可以表示2n个信息，要表示N个信息所需的二进制代码应满足2nN一、二进制编码器将输入信号编成二进制代码的电路，2n个n位编码器高低电平信号二进制代码1.分析要求：输入有8个信号,即N=8，根据2nN的关系，即n=3，即输出为三位二进制代码，例：设计一个编码器,满足以下要求：a、将I0、I1、…I78个信号编成二进制代码，b、编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。c、设输入信号高电平有效。输入输出Y2Y1Y0001011101000010100110111I0I1I2I3I4I5I6I72.列编码表：3.写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7Y1=I2+I3+I6+I7输入输出Y2Y1Y0001011101000010100110111I0I1I2I3I4I5I6I7=I4.I5.I6.I7=I2.I3.I6.I7=I1.I3.I5.I74.画出逻辑图1000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0将十进制数0～9编成二进制代码的电路二、二—十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码列编码表：四位二进制代码可以表示十六种不同的状态,其中任何十种状态都可以表示0～9十个数码，最常用的是8421码，即从0000～1111四位二进制数中取前十种状态，表示0～9十个数字。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.=I4+I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7I5+I7..=I2+I6I3+I7Y1=I2+I3+I6+I7画出逻辑图10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0当有两个或两个以上的信号同时输入编码电路,电路只能对其中一个优先级别高的信号进行编码，即允许几个信号同时有效,但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬，三、优先编码器T4147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111输入（低电平有效）输出（8421反码）001101001111101000111010011111010101111101011111111011001111111011011111111101110例:T4147集成优先编码器10线-4线T4147引脚图低电平有效16151413121110912345678T4147译码器和数字显示译码是编码的反过程,它是将输入代码的组合译成一个特定的输出信号，一、二进制译码器8个3位译码器二进制代码高低电平信号状态表例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000例：二位二进制译码器（输出低电平有效）逻辑状态表逻辑式A1A0Y0Y1Y2Y3000111011011101101111110&&&&11A1A0逻辑图2-4线译码器74LS139的内部线路输入输出A1A0&&&&11加了1个控制端174LS139的功能表S=1时，4个输出均为1，A0、A1输入无效；S=0时，输出的状态由A0、A1决定。符号上加“–”表示低电平有效。74LS139管脚图一片139中含两个2﹣4线译码器引线上加“o”也表示低电平有效，二、二-十进制显示译码器数字系统中运行的是二进制数,但在数字测量仪表和各种显示系统中，为了便于表示测量和运算的结果以及对系统的运行情况进行监测，常需将数字量用人们习惯的十进制字符直观地显示出来，这就要靠专门的译码电路把二进制数译成十进制字符，通过驱动电路由数码显示器显示出来，在中规模集成电路中，常把译码和驱动电路集于一体，用来驱动数码显示管。二十进制代码译码器驱动器显示器半导体数码管由7个发光二极管按一定形状组合后封装而成，每个发光二极管实质上是一个PN结,当外加正向电压时发光。右图是由7只条状发光二极管和1只点状发光二极管组成的半导体数码管。7只条状发光二极管分别为8字图形的一段，控制不同字段的二极管发光，就可显示不同的字形。如7段全亮时，就显示数字“8”。1.半导体数码管由七段发光二极管构成gfedcba1.半导体数码管由七段发光二极管构成例：共阳极接法abcdefg10011110010010低电平时发光高电平时发光abcdefg共阴极接法共阳极接法abcgdef+dgfecbagfedcba2.七段译码显示器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阳极)100110000007个4位七段显示译码器状态表gfedcbaQ3Q2Q1Q0abcdefg000000000010000110011111001000100102001100001103010010011004010101001005011011000006011100011117100000000008100100011009输入输出显示数码若使用共阴极数码管,则将表中的0和1对换，把上页状态表写出逻辑式并化简得：按上述逻辑关系并增添试灯、灭灯等功能,集成为一片芯片，型号74LS47，其管脚图如下页，显示译码器74LS47的管脚图11674LS47BCLTDAeabcdfgUccGNDRBI图中第3、4、5脚均是低电平有效。故有的书用符号：LT、、RBI表示。显示译码器74LS47的逻辑功能表输入输出显示DAag1000000008（试灯）8421码译码显示0~9LTRBI11100000111111111动态灭灯01111111熄灭LT----试灯输入端,用来测试七段数码管的好坏，RI-----熄灭信号输入端，可控制数码管是否显示。RBO-----灭零信号输出端。RBI----灭零输入端，用来熄灭不需要显示的0。74LS47与七段显示器件的连接显示译码器输出与数码管对接时,要分别串一只100的限流电阻，否则烧坏数码管，bfacdegbfacdegDCBA+5VGNDLTRBI+5V74LS47与七段显示器件的连接显示译码器输出与数码管对接时,七段发光二极管也可以共用一只100的限流电阻，只要电阻功率足够，bfacdegbfacdegDCBA+5VGNDLTRBI+5V数据分配器和数据选择器在数字电路中,当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示，使能端多路选择器多路分配器发送端接收端IYD0D1D2D3SA0A1传输线A0A1D0D1D2D3S数据选择控制数据分配控制一、数据选择器从多路数据中选择其中所需要的一路数据输出，例：四选一数据选择器输入数据输出数据使能端D0D1D2D3YSA1A0控制信号多路选择器广泛应用于多路模拟量的采集及A/D转换器中，由逻辑图写出逻辑表达式CT74LS153功能表使能选择输出SA0A1Y10000001100110D3D2D1D01SA11D31D21D11D01W地CT74LS153（双4选1）2D32D22D12D02WA02SUCC15141312111091613245678二、数据分配器将一个数据分时分送到多个输出端输出，数据输入控制信号使能端DY0Y1Y2Y3SA1A0数据输出端确定芯片是否工作确定将信号送到哪个输出端数据分配器的功能表Y3Y2Y1Y0使能控制输出SA0A110000001100110D00000D00000D00000D由开关组成的逻辑电路如图所示,设开关A、B分别有如图所示为“0”和“1”两个状态，则电灯亮的逻辑式为，由开关组成的逻辑电路如图所示,设开关接通为“1”，断开为“0”，电灯亮为“1”，电灯暗为“0”，则该电路的逻辑式为，(a)F＝0(b)F＝1(c)F＝A