3D封装可解决计算机存储器容量的问题

3D封装可解决计算机存储器容量的问题 PC辫鐾露 3j[=装可解决针算樾存储器容量的同题 信息麈棠部鼋子第二研究所李桂霎(030024) 摘要:近年来,全球计算楗技衍 日新月异的蘩展,使得计算楗的 存储容量成焉计算横技街的瓶 顼.属解决遣一同题瞰美等工柴 骚连固家兢相明展了3D封装技 肃的研究工作,而隶多的三维封 装技街旨在解决PCB组装中的 轾,薄,小,功能更多,用途更 唐的同题.而本文述的则是属 解决计算横的存储器容量而期鹭 出的一棰3D封装技衍——3D堆 栈的存储器技衍.蔽技衍是美圄 StaktekCorp.公司研制的,其解 决了存储器的可燮容量同题,封 针算橇的骚展起到了巨大的推勤 作用. 明键锎:3D封装堆栈技街 存储器容量 计算楼技秫i 前言 徒第一毫随横存取存储器 计算横的研制至今, 工程 路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理 师们 一 直属解决新的中需用多 少存储器的支持的圈题苦心缵 研.如果投人且能够以足够 的搪充容量柬满足高楷用户的 需求的括,就台封非入口级配 置的成本虐生不利的影辔,通 常,意味蕾打瞒量和货逼量占 最高比例.有晴,只满足目前 所有需求的足够存储容量仍然 是不够的,因餍将来新的鹰用需 要更大的容量. 使用3D封装 焉解决可壹容量的同题而 采用的一棰新方法是用3D堆桂 的存储器,可焉存储器系统的设 计人具提供更高容量的送挥箍 圉,同晴,可餍入I_l缀系统提供 封装,性能和成本的僵黠. 圃】a中所示是解决可爱容 量而采用的新方法.1倍密度的 入口圾是使用檩准SOJ或TSOP 封装部件,随着板圊距的增加及 所需插槽的搪充,封存储器系统 并没有什么不利的影辔. 圃1b中的2倍密度颧型的主 圊1Sta}(pak3D技衍,包括使用SIMMPCB雨面堆棱的封装器件 ? cIPc印制板 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 面贴装技衍粤棠委虽畲neselnstiCutetor 存储器容量翻了一倍.遣槌配置 采用1广具有二倜檩准TSOP封装 的DRAMS的Un】frame Stackpak.2倍配置也逋用于舆l 倍相同的同距.而且通遇圊1卜 面的SIMM的缓街和接口雷路, 在鼋氟方面能够舆系统存储器德 缱兼容. 固1C中所示的4倍密度配置 是用带有四徊薄型TSOP封装的 DRAMs的ulframeStackpak. 4倍配置的也通用于1倍密度相 同的筒距,且在鼋子方面舆系统 存储器德缝兼容. 1倍,2倍和4倍容量的 SIMMS降低了母板的同距及 SIMM插槽的敷量,超通傅统的 SOJSIMM的四分之三. 存储器子系统的言殳针 CrayResearch公司在其新 的T3E定檩的并行虐理横(SPP) 计算槠系统使用了3D摭容的没 计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 ,而下一步是使用16Mhit TSOPs. 固2CrayResearch公司研 制的T3ESPP计算横把3一 D封装用于高容量存储器中 ? 国2昕示是 CrayResearch公 司研制的T3ESPP 计算横中将3D封 装用十高容量存 储器中,CrayT3E SPP,其每悃忘理 器或笳黜要求有 厢徊女兑卡摸堍, 每倜模堍都是由 雨徊存储器卡制 成的.每佃存储器 卡可属TSOP或 StackpakDRAMs 提供20悃存储罩 元,圃3,圃4分别 示出了2倍和4倍 印制板表面贴装技衍尊檠委虽舍 neselnstitutefer 表1存储器容量和封装配置 存储器密度l/2倍1倍2倍4倍8倍16倍 每佃cPu存储器(Mbyte)64I182565】210242048 存储器模堍容量(Mbyte)32641282565l2】024 TSOP(芯片)16容量(MBit)I6t6I6l66464 叠眉容量(MBit)————3264l28256 封装颧型TSOPTSOP2high4一high2——high4—high 存储模瑰允斡系统媳缝比 各封装和组装的同等容量的Ic 要短.相封来说,缩短缚镜畏度 可撙致德缝信豌傅翰延逞更小, 却可增加德镜带宽. 根攮分析可将信跪延递的 降低解释焉有雨植可能的原因: 原因之一是延逞是鼋容的属性. 即傅输镜逗行畴同并不是德缝延 连的系数,通常富敷字信豌的升 落畴筒比傅输续的逼行慢得多, 就是遣植情况.在造穗情况下. 可将傅输缝作焉集德 鼋容参敷.而且可以 使用RC颧型的延逞计 算.舆缌镜延连相阴 的RC畴同常数是: tnc=Rdryer rC fe +C. +C. f +Cf. 2… C 其中: R. 德绕驱勤 是任另一獯情况下.使用更高 速信虢畴,前者所述的情况就 不台出现了.将德缝作焉分布 傅喻钱,flight—time(逢行畴髑) 值属f就合影辔到信跪 延递. 此外,可将连接于缌缝的 器件作属罨容饰黏,可加裁鼋 容傅输缝.加戟的鼋容傅输缝 的逼行瞎嗣(T—line)可用下列 等式算: Il精 上面的等式提供_『用堆棱 一 大概卸省的怨缱延.然 而,寅隙毒命格式同题用遗梅等 式是非于分析的. 属了獾得更精砖的结果.町 采用SPICE模概.4倍存储容量 情形将地址媳续延避『聋低到 38%(兄圃6所示).圈7所示是 刖于遗植波形的SPICE模摄. 减少信跪绝缝的畏度遗能 够使仔储控制器输出辐勤器耗散 的平均鼋源更少.通遇前面的例 儿,口c+c. J+c+…I:一) 圊52倍密度的Stackpaks(中)和4倍密度 Stackpaks(右)檩准SOJ封装(左)的比鞍 器输出阻抗;c是PCB德傅 输缝容量;…是 连接于德缝器件的输入容量. 在遣穗情况下,只要降低傅 输续集德容量元件,C,堆棱 就可降低延逞晴嗣常数. 管数字信豌所载波畏比傅 输缝的罨子信跪的波畏畏得多 晴.就可使用RC颧型的计算.但 其中: ,是T-line的寅瞟辰度;C 是每罩位畏度卸载的T-line鼋 容;L是每单位畏度卸载的_r- line鼋感;,C2,.一C…是 连接于姆绕的器件输入的露 容.在遣植情况下,通遇降低 T-line畏度,,堆桂就能降低信 跪延逞. 半均鼋 子可看出, 流F降TI5%.存 储控制器耗用的能 量越低,操作温度 也就越低.造檬就 可提高速度和可靠 性. 较短的姆缝遗 可使信豌噪音更低. 例如:降低了舆德 缝臣度成正比的速 端串援噪音的放火. 此外,傅输缝效鹰,如象:反射, 爵寅琨更短的德缝向更高鞠措的 遇渡. 改善熟性能 臆用UniframeStakpak投 有助于傅尊净~llCray系统,携得 更低的DRAM连接温度.使用高 傅尊铜台金Uniframe结礴及在 Q C『.『P口全~h垦ineseIn 塞sti 亘tu 旦te 冀f 筮or 煎P 要C 差B 耋& 曼SM 童T 圃64倍存储器模瑰的SPICE波形舆封 装的TSOP比鞍地址德糍延暹降低38% 存储器卡地址总线模型 圃7圃中所示是圃6中的SPICE模瑰 其中: 分别贴装到PcB,如固8所示{上r,‰?=2PRJSt.+2P 尊 /一瓷—登苫鳖兰 4个堆栈的Stakpak导热模型匿8为T苷Ts【)P墨件 :一r居‰?-.m2=,{j}.妻 曼+一 I广蔓竺!/ ? rfP? 圃8属了比较TSOP器件(上圃)和 模瑰的熟性能,把逭些配置作藤模瑰 gJ是最高温度芯片到 Uniframe引缱霸的相等Stakpak 的熟鼋阻,由下列等式尊出: (一..t)/Power 其中: 是芯片的温度;T是 引线顽的温度. ~P=-O.5W~RJrsoP=0.30 ?/W用于具有42引续帧合金 的TSOP,Rbora0~--5?/W;R, sm=7C./W;舆温度上升3O? 的TSOP封装的芯片比鞍,模堍 温度上升12cC. 注意:刚的值要比 I,.,的值低得多,由于 Uniframe的高的孽铜合舍及舆 Stakpak的僵良的TSOP到TSOP 的耦台. 在概述中,3D存储封装舆 棵准的存储器封装结合.使系统 彀工程师能够经更低的成本. 更高的性能,解决可爱容量的同 题.并连到了舆檩准的存储器封 装的同等性能.由于降低了连接 温度.提高了信虢簧量和噪音容 限,髓现出的其它的系统僵黠包 括高密度封装,更低的DRAM故 障率.