cd4069

CD4069逻辑功能及引脚如图2a所示，其中非门F1、F2和外接电阻R2、R3、电容C4构成多谐振荡器，产生约3Hz的脉冲方波，供给CD4017作计数脉冲和CD40174作移位脉冲。R3、C4为振荡定时元件，调节这两个元件可改变振荡信号频率，从而控制彩灯色彩的流动速度，以呈现各种不同的视觉效果。另外，CD4069的非门3还用作CD40174复位信号的倒相器。 CD4069为CMOS数字集成电路，是一种高输入阻抗器件，容易受外界干扰造成逻辑混乱或出现感应静电而击穿场效应管的栅极。虽然器件内部输入端设置了保护电路，但它们吸收瞬变能量有限，过大的瞬变信号和过高的静电电压将使保护电路失去作用，因此，CD4069中未使用的非门F4、F5、F6的输入端{9}、{11}、{13}脚均接到Vss接地端，以作保护。 CD4069多谐振荡器输出端{4}脚送出的脉冲串，一路直接送入CD4017的计数脉冲输入端{14}脚。CD4017为十进制计数/时序分配器，用于产生CD4066模拟开关切换的控制信号。其引脚功能如图2b所示。Cr为复位端，当Cr端输入高电平时、计数器置零态。CD4017具有自动启动功能，即在电路进入无效状态时，在计数脉冲作用下，最多经过两个时钟周期就能回到正常循环圈中，因此本控制器的CD4017未设置加电复位电路。Co为进位输出端，当计数满10个时钟脉冲时输出一个正脉冲。CD4017有CL和EN两个计数输入端，CL端为脉冲上升沿触发端，若计数脉冲从CL端输入，则EN端应接低电平；EN端为脉冲下降沿触发端，若计数脉冲从EN端输入，则CL端应接高电平，否则禁止输入计数脉冲。取自CD4069的计数脉冲从其CL端{14}脚输入，故EN端{13}脚接地。Y0～Y9为计数器的十个输出端，输出端送出的脉冲方波通过隔离二极管VD3～VD12连接成两路控制信号，加到模拟开关CD4066。 当第一个计数脉冲到来时，CD4017内电路翻转，{3}脚Y0呈高电平，经二极管VD5加到CD4066{12}脚。CD4066为双向模拟开关，其引脚功能如图2c所示，内部含有A、B、C、D四个独立的模拟开关，本控制器使用了其中B、D两个开关。每个开关有一个输入端和一个输出端，这两端可以互换使用。B开关的输入端{11}脚与电源相连、接入高电平；D开关的输出端{8}脚接地；由于两个开关接成串联形式，B开关的输出端{10}脚与D开关的输入端{9}脚相连，作为高、低电平的切换点。另外，CD4066的{12}脚和{6}脚分别为开关B、D的选通端，输入高电平时、开关闭合；输入低电平时开关断开。开关B在其选通端{12}脚输入的高电平作用下，接通{11}脚和{10}脚，{10}脚变为高电平。与此同时，CD4017其余各输出端Y1～Y9均为低电平，于是CD4066开关D的选通端也为低电平，开关D关断，这样不影响{10}脚的电平状态。 CD4066{10}脚输出的高电平信号直接送入D触发器CD40174的串行输入端{3}脚。CD40174内部含有6个D型触发器，如图2d所示。本控制器将其中的5个连接成串行输入、并行输出的五位移位寄存器。其中D6为最高位触发器，D2为最低位触发器（D1未用），依次排列。每个触发器都有各自的输入端和输出端，高一位触发器的输出端Q与低一位触发器的输入端D相接，只有最高位触发器D6的输入端CD40174{3}脚接收脉冲信号。CD40174{2}{4}脚、{5}{6}脚、{7}{11}脚、{10}{13}脚、{12}{14}脚分别为各相邻触发器输入端和输出端的连接点，作为五位寄存器的并行输出端。各触发器的复位端连在一起，作为寄存器的总清零端。寄存器工作前低电平复位有效，工作开始复位信号应跳变为高电平，并在工作期间一直保持。复位信号是由电容器C3、电阻器R4及CD4069非门3构成的复位电路提供的。在接通电源瞬间，电源电压经C3、R4微分成一个正脉冲，此脉冲通过非门F3倒相，从CD4069{6}脚输出，送入CD40174复位端{1}脚，用以完成寄存器工作前的置零任务。随着时间的延续，C3充电结束，在其负极端形成一个稳定的低电平，经F3倒相后来满足寄存器工作期间的需要。各触发器的时钟脉冲输入端也连接在一起，作为寄存器的移位脉冲输入端。 移位脉冲取自CD4069{4}脚的脉冲串，从CD40174{9}脚输入。在第一个移位脉冲的上升沿，CD40174{3}脚输入的高电平信号移入触发器D6，寄存器的输出端状态由初始的“00000”变为“10000”，CD40174{2}{4}脚呈高电平。此高电平经隔离电阻R11加到三极管VT1放大、再从其发射极输出，送入双向晶闸管VS1的控制极，驱动VS1导通，第Ⅰ路彩灯因其电流回路形成而被点亮。与此同时，寄存器其余的四个输出端均为低电平，双向晶闸管VS2～VS5无驱动信号而阻断，所控制的四路彩灯Ⅱ、Ⅲ、Ⅳ、Ⅴ不亮。 当第二个计数脉冲到来时，CD4017计数输出端Y1呈高电平。此高电平从其{2}脚输出，经二极管VD4加到CD4066{12}脚。保持开关B的接通，从而维持CD40174{3}脚串行输入端的高电平状态。在第二个移位脉冲作用下，寄存器的输出状态由“10000”变为“11000”，CD40174{2}{4}脚、{5}{6}脚呈高电平，经三极管VT1、VT2放大，驱动晶闸管VS1、VS2导通。这样在保持第Ⅰ路彩灯点亮的同时，第Ⅱ路彩灯相继被点亮，而其余三路彩灯则仍为熄灭状态。 当第三个计数脉冲到来时，CD4017计数输出端Y2呈高电平。此高电平从其{4}脚输出，经二极管VD6加到CD4066{12}脚。开关B继续接通，继续维持CD40174{3}脚的高电平。第三个移位脉冲使寄存器的输出状态由“11000”变为“11100”，CD40174{2}{4}脚、{5}{6}脚、{7}{11}脚同时呈高电平，经三极管VT1、VT2、VT3驱动晶闸管VS1、VS2、VS3导通。第Ⅰ、Ⅱ路彩灯继续点亮，第Ⅲ路彩灯又被点亮。 同理，当第四、五个计数脉冲到来时，CD4017计数输出端Y3、Y4依次呈高电平。CD4066保持开关B的接通， CD40174{3}脚维持高电平状态。第四、五个移位脉冲使寄存器的输出状态依次为“11110”和“11111”，晶闸管在控制点亮前三路彩灯的基础上，又依次点亮了第Ⅳ、Ⅴ路彩灯。 由此可见，五路彩灯是按逐行递增的方式点亮的。 当第六个计数脉冲到来时，CD4017计数输出端Y5呈高电平。此高电平从其{1}脚输出，经二极管VD3加到CD4066开关D的选通端{6}脚，接通{8}脚和{9}脚，从而使{9}脚接地。同时，CD4017其余的计数输出端均为低电平，CD4066开关B因此而关断，以防止电源被接通的开关D短路。由于CD40174{3}脚与CD4066{9}脚直接相连，于是CD40174寄存器的串行输入端变为低电平。在第六个移位脉冲作用下，寄存器的输出状态由“11111”变为“01111”，CD40174{2}{4}脚输出低电平，三极管VT1截止。晶闸管VS1失去触发信号，在交流电源过零瞬间自行阻断，第Ⅰ路灯熄灭。而寄存器其余四路输出端的高电平，通过VT2、VT3、VT4、VT5和VS2、VS3、VS4、VS5继续控制第Ⅱ、Ⅲ、Ⅳ、Ⅴ四路彩灯点亮。 当第七个计数脉冲到来时，CD4017计数输出端Y6呈高电平。此高电平从其{5}脚输出，经二极管VD7加到CD4066{6}脚，保持{9}脚接地。以维持CD40174寄存器串行输入端的低电平。第七个移位脉冲使寄存器的输出状态由“01111”变为“00111”，CD40174{2}{4}脚、{5}{6}脚同时输出低电平，三极管VT1、VT2截止。晶闸管VS1因无触发信号而维持其阻断状态；VS2因失去触发信号，在交流电源过零瞬间而阻断。第Ⅰ、Ⅱ路彩灯熄灭。而寄存器其余三路输出的高电平，依然控制第Ⅲ、Ⅳ、Ⅴ三路彩灯点亮。 同理，当第八、九、十个计数脉冲到来时，CD4017计数输出端Y7、Y8、Y9依次输出的高电平控制CD4066开关D的接通，维持CD40174寄存器串行输入端的低电平。当寄存器的移位脉冲输入端依次接收到第八、九、十个脉冲时，寄存器的输出状态则依次为“00011”、“00001”、“00000”，第3、4、5位的低电平控制晶闸管VS3、VS4、VS5依次阻断，在第Ⅰ、Ⅱ路彩灯熄灭的情况下，第Ⅲ、Ⅳ、Ⅴ三路彩灯依次熄灭。上述说明，五路彩灯是按逐行递减的方式熄灭的。 当计数器CD4017计数满10个脉冲时，其进位端{12}脚输出一个正脉冲，直接反馈到其复位端{15}脚，使计数器复位，然后开始下一轮的计数过程，这样彩灯就周而复始地循环工作。 电路中的电阻器R1、电容器C1、C2、二极管VD1、VD2组成电源电路。AC220V市电通过电源电路的降压、整流、滤波及稳压处理，变换成比较稳定的DC12V低压，为各晶体管和集成电路提供工作电压。 1、印刷电路板的装接 在熟悉元器件型号、规格和检测元器件性能良好后，即可进行印刷电路板的装接。印制板如图3所示。 CC4069由六个COS/MOS反相器电路组成。此器件主要用作通用反相器、即用于不需要中功率TTL驱动和逻辑电平转换的电路中。838电子                                  CD4069引脚功能图                                            交流测试电路和波形切换时间 Absolute Maximum Ratings 绝对最大额定值： DC Supply Voltage 直流供电电压 (VDD) -0.5V to +18 VDC Input Voltage输入电压 (VIN) -0.5V to VDD +0.5 VDC Storage Temperature Range储存温度范围 (TS) -65℃ to +150℃ Power Dissipation功耗 (PD) Dual-In-Line 普通双列封装 700 mW Small Outline 小外形封装 500 mW Lead Temperature 焊接温度(TL) Soldering, 10 seconds)（焊接10秒） 260℃   Recommended Operating Conditions 建议操作条件： DC Supply Voltage 直流供电电压 (VDD) 3V to 15VDC Input Voltage输入电压 (VIN) 0V to VDD VDC Operating Temperature Range工作温度范围 (TA) -40℃ to +85℃   DC Electrical Characteristics 直流电气特性： Symbol 符号 Parameter 参数 Conditions 条件 -40℃ +25℃ +85℃ Units 单位 最小 最大 最小 典型 最大 最小 最大 IDD Quiescent Device Current静态电流 VDD=5V,VIN=VDD or VSS   1.0     1.0   7.5 μA VDD=10V,VIN=VDD or VSS   2.0     2.0   15 VDD=15V,VIN=VDD or VSS   4.0     4.0   30 VOL LOW Level Output Voltage 输出低电平电压 |IO| < 1μA VDD = 5V   0.05   0 0.05   0.05 V VDD = 10V   0.05   0 0.05   0.05 VDD = 15V   0.05   0 0.05   0.05 VOH HIGH Level Output Voltage 输出高电平电压 |IO| < 1 μA VDD = 5V 4.95   4.95     4.95   V VDD = 10V 9.95   9.95     9.95   VDD = 15V 14.95   14.95     14.95   VIL LOW Level Input Voltage 输入低电平电压 |IO| < 1 μA VDD = 5V, VO = 4.5V   1.0     1.0   1.0 V VDD = 10V, VO = 9V   2.0     2.0   2.0 VDD = 15V, VO = 13.5V   3.0     3.0   3.0 VIH HIGH Level Input Voltage 输入高电平电压 |IO| < 1 μA VDD = 5V, VO = 0.5V 4.0   4.0     4.0   V VDD = 10V, VO = 1V 8.0   8.0     8.0   VDD = 15V, VO = 1.5V 12.0   12.0     12.0   IOL LOW Level Output Current 输出低电平电流 (Note 4) VDD = 5V, VO = 0.4V 0.52   0.44 0.88   0.36   mA VDD = 10V, VO = 0.5V 1.3   1.1 2.25   0.9   VDD = 15V, VO = 1.5V 3.6   3.0 8.8   2.4   IOH HIGH Level Output Current 输出高电平电流 (Note 4) VDD = 5V, VO = 4.6V -0.52   -0.44 -0.88   -0.36   mA VDD = 10V, VO = 9.5V -1.3   -1.1 -2.25   -0.9   VDD = 15V, VO = 13.5V -3.6   -3.0 -8.8   -2.4   IIN Input Current 输入电流 VDD = 15V, VIN = 0V    -0.30   -10-5 -0.30   -1.0  μA VDD = 15V, VIN = 15V   0.30   10-5 0.30   1.0   AC Electrical Characteristics 交流电气特性： Symbol 符号 Parameter 参数 Conditions 条件 最小 典型 最大 Units 单位 tPHLor tPLH Propagation Delay Time from Input to Output 输入输出传播延迟时间 VDD = 5V   50 90 ns VDD = 10V    30  60  VDD = 15V   25 50 tTHL or tTLH Transition Time过渡时间 VDD = 5V   80 150 ns VDD = 10V   50  100  VDD = 15V   40 80 CIN Average Input Capacitance 平均输入电容 Any Gate   6 15 pF CPD Power Dissipation Capacitance 功耗电容 Any Gate(Note6)   12   pF                             精确长延时电路 原理如上图所示。 通电后，时基振荡器震荡经过分频后向外输出时基信号。作为分频器的IC2开始计数分频。当计数到10时，Q4输出高电平，该高电平经D1反相变为低电平使VT截止，继电器断电释放，切断被控电路工作电源。与此同时，D1输出饿低电平经D2反相为高电平后加至IC2的CP端，使输出端输出的高电平保持。电路通电使IC1、IC2复位后，IC2的四个输出端，均为低电平。而Q4输出的低电平经D1反相变为高电平，通过R4使VT导通，继电器通电吸和。这种工作状态为开机接通、定时断开状态。