下载
加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 利用 开关电容滤波器 实现抗混叠滤波

利用 开关电容滤波器 实现抗混叠滤波.doc

利用 开关电容滤波器 实现抗混叠滤波

George庆
2017-12-20 0人阅读 举报 0 0 暂无简介

简介:本文档为《利用 开关电容滤波器 实现抗混叠滤波doc》,可适用于影视/动漫领域

利用开关电容滤波器实现抗混叠滤波摘要:带外杂散信号所引起的混叠现象是AD转换器应用中所面临的关键问题如果没有适当的滤波处理这些信号会严重影响数据转换系统的性能指标。本文主要讨论抗混叠滤波的原理及其对系统性能的影响。并通过一个一流的高性价比、完备系统范例加以说明利用一个集成开关电容器件实现这一重要功能。本文几乎涵盖了所有与高性能系统设计有关的重要参数和实际问题。产生混叠的来源:这一点在奈奎斯特定理中给出了说明。奈奎斯特定理指出:时间连续信号转换成离散信号时需要在一个周期内的采样次数多于次。如果采样次数不够将无法恢复丢失的信息。从图可以更清晰地看到这一点如果信号每周期采样一次得到的只是一个直流信号(幅度为任意值)如图a所示。如果每周期采样两次得到一个方波信号(图b)。值得注意的是:对输入信号进行每周期次的采样是一种非常特殊的情况任何时候都要避免这种情况。图c所示是以kHz采样率对kHz信号进行采样的情况。所得信号是一个完好的正弦波但频率是错误的。频率的改变正是由于混叠现象导致的。图a对正弦信号进行每周期一次的采样时得到一个幅度为任意值的直流信号。图b对同一正弦波每周期采样两次得到一个方波幅度信息丢失。图cFsignal=kHz、Fs=kHz是欠采样信号所得结果是混叠现象导致的。图所示是在频域的表现形式从图中可以看出频率高于ffs的信号被镜像到fs。为了避免这种现象必须保证信号中没有更高的频率成份。因此我们必须了解信号的最高频率采样频率需要高于这个频率的两倍。一种最原始的考虑是从数字域解决这个问题但这显然是不可取的因为一旦完成信号采样有些信号混叠到所感兴趣的频段则无法从信号中移除这些频率成份。抗混叠滤波必须在模拟域进行即在信号采样之前。图频域中的混叠现象欠采样信号镜像到fs。下一步设计抗混叠滤波器。设计抗混叠滤波器需要首先确定所希望的滤波特性(截止频率、过渡带衰减等)然后选择能够满足应用需求的最佳滤波方案(有时称为滤波器类型)。一般情况下采用过采样、而且过采样频率越高滤波器设计越容易。但是过采样需要更高速率的ADC成本也越高。例如过采样因子为时采样频率是最高信号频率的八倍。这在ADC成本和滤波器复杂度方面达到了一个较好的折衷。假设ADC分辨率为位能够提供dB的信噪比(SNR)。采用一半的采样率(这里为信号频率的倍)时低通滤波器需要提供dB的衰减以确保所有杂散信号经过足够的衰减不会出现在采样后的信号中。这意味着在过渡带内需要提供每倍频程dB的衰减需要高阶滤波器达到这一设计要求。阶巴特沃斯滤波器能够满足上述要求但对于具体应用并非最佳选择。可针对不同的应用选择不同的滤波器类型图所示为巴特沃斯滤波器、切比雪夫滤波器和椭圆滤波器的频响特性。从图中可以看出它们具有不同的通带、过渡带特性。椭圆滤波器与巴特沃斯滤波器相比椭圆滤波器的过渡带更陡峭但其相频特性较差。应根据具体应用选择滤波器类型对于普通的数据采集系统可以选用巴特沃斯滤波器(或贝塞尔滤波如果对相位精度要求不高的话也可以选择切比雪夫、甚至椭圆滤波器。器)图不同滤波器频率响应的比较通用的AD转换器有:用于中等速率的SAR(逐次逼近)ADC用于高速到超高速率的闪速ADC用于低速系统的ΣΔADC。它们都需要抗混叠滤波器对滤波器的要求取决于转换速率、所希望的输入带宽但ΣΔADC比较特殊。这种转换技术采用非常高的输入采样率和转换速率而后续数字滤波降低了有效吞吐率这会影响分辨率(动态范围)的提高。ΣΔADC对抗混叠滤波器的要求与输入采样率和最高信号频率之比有关这种对需求的降低同样也表现在其它过采样数据转换器中这种情况下可以选用简单的RC滤波器。选用较简单的抗混叠滤波器会产生较长的传输延时这为使用闭环控制或多路转换的转换器增加了设计难度。由于模拟滤波器具有一定的设计难度和较大的公差而且制造困难特别是对于空间紧凑的产品许多设计人员不愿意使用模拟滤波器。衡量误差的一个较好准则是假设分离元件容限加倍这样如果采用标准的商用化电阻器和电容器将对角频率和过渡带造成很大的误差。解决这一问题的最佳途径是选择集成滤波器方案可以从Maxim等公司获得这种芯片。集成滤波器有两种类型:连续时间滤波器和开关电容滤波器连续时间滤波器通常需要外部元件调节角频率从而限制了它们的灵活性。开关电容滤波器可以根据其结构灵活使用一般情况下可以替代分离或集成连续时间滤波器。开关电容滤波器是一种很早就被人们认可的滤波器结构利用当前的硅工艺技术能够可靠集成。其工作原理和数学推导如图所示。工作原理是:在电容器两端的开关控制下电容被充电、放电。这种电荷转移过程产生脉冲电流可以计算其平均电流当开关频率足够快时该电流等效于流过电阻的电流可看作是电阻被一个电容所取代。电流和间接电阻值取决于两个因素:电容大小和开关频率。开关频率越高、电容值越大则电流越大或者说电阻值越小。如果采用这种滤波器结构频率特性将随着电容尺寸或开关频率的变化而改变。在集成方案中电容值是固定的滤波特性受开关频率的控制。这种滤波器的原理如图所示。图开关电容原理框图图利用开关电容技术构成简单的滤波器滤波器的精度取决于各个元件的容限分离方案中我们只能使用容限不一致的元件。而在集成方案中可以保证很高的元件一致性(以内)。因此我们可以很好地控制集成滤波器的频响特性。例如MAX的角频率精度可以达到而采用分离元件则无法达到这一指标。另外集成方案还具有出色的温度特性温漂系数可以达到ppmC。这里还需要特别指出开关电容方案对信号的采样它将时间连续信号转换成时间离散信号这意味着我们还要再次考虑混叠问题。值得庆幸的是这种滤波器的采样速率非常高通常是倍的过采样。所以只需采用一个简单的阻容滤波器。系统中另外一个需要考虑的问题是:开关时钟的相位抖动所产生的失真这与ADC中存在的问题相同。图给出了一个正确信号被错误采样的情况会导致一定的幅度误差。图欠采样引起的幅度失真时钟抖动有两种表现形式如果相位误差是随机的噪声基低将升高如果抖动是周期性的失真(THD)将增大。抖动是一个时间量例如:ps峰峰值或RMS。为了达到一定的信号纯度能够容许多大的抖动呢参考文献中指出对于一个位的系统nspp(峰峰值)的时钟抖动会使SNR从dB降至dB。为了将抖动的影响限制到dB抖动不能高于pspp。利用商用化的时钟振荡器可以很容易地满足上述抖动指标的要求如:SaRonixNTH抖动只有psRMS(pspp)。这种方案的缺陷是限制了信号频率。大多数系统中其它器件(如ADC、C、等)也需要提供时钟。如果这些时钟用其它振荡器产生这些时钟将不同步将会引起其它诸多问题。MAX或DS能够产生多个时钟而且彼此同步并可提供较好的抖动指标(分别为ps和ps)可以达到dB以上的信号纯度。利用这种器件提供时钟的另一个好处是:可编程不同的时钟频率。也就是说可以获得具有软件可编程频率响应特性的模拟滤波器从而创建一个极其灵活的系统。图是基于上述讨论提供的一个数据采集系统方案。ADC具有位分辨率和ksps采样率(MAX系列)。该器件每次转换至少需要个时钟。抗混叠滤波器采用了MAX系列产品该系列滤波器提供各种滤波器类型如贝塞尔、巴特沃斯、椭圆等。角频率设置为fClk。考虑到DSP控制转换器的采样(只需要一个定时器)同一时钟可以用于滤波器和ADC完全同步。利用DS产生时钟能够得到两路时钟第二路时钟可用于DSP。DS通过线接口编程当系统工作在不同的采样速率时可以重新设置频率用同一块PCB实现不同的功能。图数据采样系统原理框图图所示电路器件之间协同工作在成本和复杂程度上都是可以接受的。另外一个优势是可编程性提供了极大的灵活性既简化了设计也降低了成本。

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/5

利用 开关电容滤波器 实现抗混叠滤波

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利