下载

0下载券

加入VIP
  • 专属下载券
  • 上传内容扩展
  • 资料优先审核
  • 免费资料无限下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 一位全加器电路版图设计

一位全加器电路版图设计.doc

一位全加器电路版图设计

捡幸福那一年
2017-12-27 0人阅读 举报 0 0 0 暂无简介

简介:本文档为《一位全加器电路版图设计doc》,可适用于高等教育领域

一位全加器电路版图设计目录绪论设计背景设计目标一位全加器电路原理图编辑一位全加器电路结构一位全加器电路仿真分析波形一位全加器电路的版图绘制一位全加器版图电路仿真并分析波形LVS检查匹配总结参考文献附录一:电路原理图网表附录二:版图网表沈阳理工大学课程设计绪论设计背景Tanner集成电路设计软件是由TannerResearch公司开发的基于Windows平台的用于集成电路设计的工具软件。早期的集成电路版图编辑器LEdit在国内已具有很高的知名度。TannerEDATools也是在LEdit的基础上建立起来的。整个设计工具总体上可以归纳为电路设计级和版图设计级两大部分即以SEdit为核心的集成电路设计、模拟、验证模块和以LEdit为核心的集成电路版图编辑与自动布图布线模块。Tanner软件包括SEditTSpiceLEdit与LVS。LEditPro是TannerEDA软件公司所出品的一个IC设计和验证的高性能软件系统模块具有高效率交互式等特点强大而且完善的功能包括从IC设计到输出以及最后的加工服务完全可以媲美百万美元级的IC设计软件。LEditPro包含IC设计编辑器(LayoutEditor)、自动布线系统(StandardCellPlaceRoute)、线上设计规则检查器(DRC)、组件特性提取器(DeviceExtractor)、设计布局与电路netlist的比较器(LVS)、CMOSLibrary、MarcoLibrary这些模块组成了一个完整的IC设计与验证解决方案。LEditPro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。设计目标用tanner软件中的原理图编辑器SEdit编辑一位全加器电路原理图用tanner软件中的TSpice对一位全加器的电路进行仿真并分析波形用tanner软件中的版图编辑器LEdit进行一位全加器电路的版图绘制并进行DRC验证用tanner软件中的TSpice对一位全加器的版图进行仿真并分析波形用tanner软件的layoutEdit中的lvs功能对一位全加器进行LVS检验观察原理图与版图的匹配程度沈阳理工大学课程设计一位全加器电路原理图编辑一位全加器电路结构一位全加器电路是数据运算和数字信号处理中应用最广泛的组合模块之一。全加器电路由传统的CMOS电路构成整个电路分为行P管与N管各两行。由于进位电路的器件数少用第和第行组成进位电路的前级第行和第行组成求和电路的前级。由于第、行的器件比、少其有源区水平方向的长度比第、行短可以让多晶C从第行延伸到第行而不跨越第行的有源区避免了形成寄生MOS管的可能。PMOS管的衬底连接系统最高电位NMOS管的衬底连接系统的最低电位。电路原理图如图所示:图一位全加器电路原理图沈阳理工大学课程设计一位全加器电路仿真分析波形给一位全加器电路网表输入高电平电源电压VDD和低电平GND添加库加入激励再进行瞬态分析includeF:tannerTSpicemodelsmlmdvvddVDDGNDvaAGNDPULSE(nnnn)vbBGNDPULSE(nnnn)vcCGNDPULSE(nnnn)tranopnnmethod=bdfprinttranv(A)v(B)v(C)v(SUM)v(CO)对一位全加器电路进行TSpice进行仿真分析输出波形与自己设计电路的逻辑功能是否一致。波形图如下图所示:图一位全加器电路原理图输入输出仿真波形沈阳理工大学课程设计一位全加器电路的版图绘制用LEdit版图绘制软件对一位全加器电路进行版图绘制同时进行DRC检查对于进位和求和的输出反相器都采用了比较大的宽长比进位从左面输出求和从右面输出整个版图的宽度和长度显得比较适中。一位全加器版图如图所示:图一位全加器电路版图及DRC验证结果一位全加器版图电路仿真并分析波形给一位全加器版图网表输入高电平电源电压VDD和低电平GND添加库加入激励再进行瞬态分析includeF:tannerTSpicemodelsmlmdvvddVDDGNDvaAGNDPULSE(nnnn)沈阳理工大学课程设计vbBGNDPULSE(nnnn)vcCGNDPULSE(nnnn)tranopnnmethod=bdfprinttranv(A)v(B)v(C)v(SUM)v(CO)对一位全加器版图进行TSpice进行仿真分析输出波形与自己设计电路的逻辑功能是否一致。波形图如下图所示:图一位全加器版图输入输出仿真波形沈阳理工大学课程设计LVS检查匹配用layoutEdit中的lvs对一位全加器进行LVS检查验证首先添加输入输出文件选择要查看的输出分析输出结果检查一位全加器电路原理图与版图的匹配程度输出结果如下图所示:图一位全加器LVS检查匹配图由上图的Circuitsareequal可得电路原理图和版图完全匹配。沈阳理工大学课程设计总结本次版图课程设计使用tanner软件绘出一位全加器的电路原理图版图并进行仿真与匹配检查。在绘制电路原理图过程中由于改错了EXPORTnetlist的路径所以在导出网表的时候出现问题把原来的库文件给覆盖了最后复制新的库文件才把问题解决了。在绘制版图的时候要注意交叠的距离间距因为所要画的管子多所以尽量要节省面积所以尽量用最小宽度来画。最后还要进行DRC检查。在导出网表的时候一定要先ReplaceSetup,如果不进行这一步那么后面不能导出网表在lvs匹配检查的时候一定要把库文件加入电路原理图否则在匹配的时候就会出现警告并且在匹配检查的时候一定要把激励屏蔽。在TSpice仿真时候要把激励加入要仿真的时序加上最后要分析仿真出来的波形与自己设计的电路逻辑是不是一致。在本次的课设中在出错和改错的过程中激起我对版图设计较强的兴趣在实际运用中结合理论知识才能更好的融会贯通更好的掌握和理解知识。所以经过这次课程设计让我对版图这门学科的理论知识和实际应用的软件使用方面有更深的认识增强自己的综合能力。同时要感谢张老师和同学的无私帮助让我顺利的完成本次的设计。沈阳理工大学课程设计参考文献陆瑞强编著TannerPro集成电路设计与布局实战指导北京:科学出版社,王志功窦建华等译CMOS集成电路分析与设计北京:电子工业出版社(第三版),RJacobBaker,HarryWLi,DavidEBoyce著陈中建主译CMOS电路设计布局与仿真北京:机械工业出版社,沈阳理工大学课程设计附录一:电路原理图网表*SPICEnetlistwrittenbySEditWin*WrittenonJul,at::*Waveformprobingcommands*probeoptionsprobefilename="F:tannerwubingfengdat"probesdbfile="F:tannerwubingfengsdb"probetopmodule="Module"includeF:tannerTSpicemodelsmlmdvvddVDDGNDvaAGNDPULSE(nnnn)vbBGNDPULSE(nnnn)vcCGNDPULSE(nnnn)tranopnnmethod=bdfprinttranv(A)v(B)v(C)v(SUM)v(CO)*Maincircuit:ModuleMGndBNGndNMOSL=uW=uAD=pPD=uAS=pPS=uMsumNGndGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNCGndGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNAGndGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNCNGndNMOSL=uW=uAD=pPD=uAS=pPS=uMGndCNGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNBGndGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNBNGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNANGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNAGndGndNMOSL=uW=uAD=pPD=uAS=pPS=uMCONGndGndNMOSL=uW=uAD=pPD=uAS=pPS=u沈阳理工大学课程设计MNBGndGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNNNGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNANGndNMOSL=uW=uAD=pPD=uAS=pPS=uMNCVddVddPMOSL=uW=uAD=pPD=uAS=pPS=uMVddCNVddPMOSL=uW=uAD=pPD=uAS=pPS=uMVddBNVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNANVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNBVddVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNNNVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNBVddVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNCNVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNAVddVddPMOSL=uW=uAD=pPD=uAS=pPS=uMCONVddVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNANVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNBNVddPMOSL=uW=uAD=pPD=uAS=pPS=uMsumNVddVddPMOSL=uW=uAD=pPD=uAS=pPS=uMNAVddVddPMOSL=uW=uAD=pPD=uAS=pPS=u*Endofmaincircuit:Module沈阳理工大学课程设计附录二:版图网表*CircuitExtractedbyTannerResearch#sLEditVersionExtractVersion*TDBFile:F:tannerbantuwubingfengtdb*Cell:CellVersion*ExtractDefinitionFile:LEditSamplesSPRexamplelightsext*ExtractDateandTime::includeF:tannerTSpicemodelsmlmdvvddVDDGNDvaAGNDPULSE(nnnn)vbBGNDPULSE(nnnn)vcCGNDPULSE(nnnn)tranopnnmethod=bdfprinttranv(A)v(B)v(C)v(SUM)v(CO)*Warning:LayerswithUnassignedAREACapacitance*PolyResistorID*PolyResistorID*NDiffResistorID*PDiffResistorID*PBaseResistorID*NWellResistorID*Warning:LayerswithUnassignedFRINGECapacitance*PadComment*PolyPolyCapacitorID*PolyResistorID*PolyResistorID*NDiffResistorID沈阳理工大学课程设计*PDiffResistorID*PBaseResistorID*NWellResistorID*Warning:LayerswithZeroResistance*PadComment*PolyPolyCapacitorID*NMOSCapacitorID*PMOSCapacitorID*NODENAMEALIASES*=SUM(,)*=CO(,)*=B(,)*=GND(,)*=A(,)*=C(,)*=VDD(,)MSUMVDDVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MBVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MVDDCVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MCVDDVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()沈阳理工大学课程设计MAVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MSUMGNDGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MBGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MGNDCGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MCGNDGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MAGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MVDDBVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MVDDBVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MBVDDVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MCVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MAVDDVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MAVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MVDDAVDDPMOSL=uW=u*MDRAINGATESOURCEBULK()MVDDCOVDDPMOSL=uW=u沈阳理工大学课程设计*MDRAINGATESOURCEBULK()MGNDBGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MGNDBGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MBGNDGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MCGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MAGNDGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MAGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MGNDAGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()MGNDCOGNDNMOSL=uW=u*MDRAINGATESOURCEBULK()*TotalNodes:*TotalElements:*TotalNumberofShortedElementsnotwrittentotheSPICEfile:*ExtractElapsedTime:secondsEND

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

评分:

/13

VIP

意见
反馈

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利