高栅压下超薄栅nMOSFET的RTS噪声

高栅压下超薄栅nMOSFET的RTS噪声 高栅压下超薄栅nMOSFET的RTS噪声 第28卷第4期 2007年4月 半导体 CHINESEJOURNALOFSEMIC0NDUCTORS VO1.28NO.4 Apt.,2007 高栅压下超薄栅nMOSFET的RTS噪声* 鲍立庄奕琪包军林李伟华 (西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安710071) 摘要:在深入研究SMIC90nm工艺1.4nm栅厚度nMOS器件RTS噪声时域特性的基础上,提出了该类噪声电子 隧穿栅介质的物理起源,并对高栅压下RTS噪声机理作了深入阐述.结合IMEC和TSMC的研究,建立了栅压与 RTS噪声时间参数的物理模型,实验结果和模型模拟结果的一致说明了模型的有效性.该研究为边界陷阱动力学 和此类器件可靠性提供了新的研究手段. 关键词:RTS;深亚微米;边界陷阱;MOS器件 PACC:4350;5225G;7270 中图分类号:TN386文献标识码:A文章编号:0253—4177(2007)04—0576—06 1引言 传统的RTS模型中载流子交换仅仅发生在陷 阱和沟道之间ll].但是随着工艺水平的提高,栅厚 度已经减小到纳米量级l3],陷阱和栅电极之间载流 子的交换也已经不容忽视.近期的研究中已经观测 到栅电流影响器件低频噪声的现象_4]. 在IMEC的研究中,观测到了栅介质隧穿 引起M0S器件噪声增大的现象.研究者认为,这一 现象是价带电子隧穿的结果[53.在对TSMC样品的 研究_6中,RTS噪声在多个高栅压下的nMOS中再 次出现,研究者利用IMECl_4的结论解释了这一现 象,并将其归结为另外一个能级上的陷阱.虽然这一 解释能够解释他们的实验现象,但是不能够解释高 栅压和通常栅压下RTS噪声的依存关系.陷阱辅助 隧穿是从栅电流角度研究边界陷阱的另一个热 点l7.也有关于栅电流噪声的研究[g..,有的甚至 研究了陷阱辅助隧穿对MOSFET低频噪声的影 响].但是目前尚未出现以陷阱辅助隧穿来解释 RTS噪声的报道. 文中使用的高栅压超出了器件的额定范围 (0.9V),但是这种情况下的RTS噪声是边界陷阱 影响器件特性的另一种行为方式,也是和器件可靠 性密切相关的一个特征.研究该噪声的特性和机理, 对氧化层中陷阱空间分布,完整动力学特征的提取 以及器件可靠性的表征都很有意义,可以进一步为 器件工艺的改善提供指导. RTS研究中普遍认为陷阱中载流子交换是热 *国家自然科学基金资助项目(批准号:60276028,60676053) 十通信作者.Emai!:pau|inx@163.com 2006—10—13收到,2006—12—05定稿 激活过程引,而在陷阱辅助隧穿研究中则广泛接 受载流子交换是一隧穿过程El2].本文研究中结合了 热激活过程和隧穿过程二者特点,使用热激活+隧 穿建立模型,解释nMOS在高栅压下表现出 RTS噪声这一实验现象. 2理论 传统的RTS噪声研究_l]认为,边界陷阱只和 沟道发生电子交换.近期的研究则认为,nMOS 中的边界陷阱可以和沟道以及栅电极中的任意一个 交换电子,但价带和导带中电子能量不同,发生交换 的机制也有所不同.另外,随着栅电压的升高,由于 介质势垒的降低以及介质中电场的增强,陷阱和栅 电极之间的隧穿几率越来越大.陷阱辅助隧穿的研 究[7认为,在栅电压比较高的情况下,陷阱向栅 电极发射电子已经占据主导地位. 在高栅压下,沟道中电子可以像传统RTS理论 认为的通过热激活和隧穿进入陷阱[g叩;而陷阱中 的电子则如陷阱辅助隧穿理论_7~1中所描述的向 栅电极发射电子.这两个过程交替发生,由于陷阱内 电荷的变化影响了沟道内电子的运动,使得器件表 现出RTS噪声.由于这一电子输运机制具备了热激 活和隧穿两个特点,本文使用热激活+隧穿建立模 型. 热激活+隧穿模型ll.认为,陷阱对载流子的俘 获和发射在能量和空间上都发生了变化,是一个热 激活与隧穿结合的过程,载流子必须完成热激活和 隧穿两个过程才能被陷阱俘获或者发射.考虑到栅 ?2007中国电子学会 第4期鲍立等:高栅压下超薄栅nMOSFET的RTS噪声 介质很薄,经历了热激活和隧穿到达陷阱位置的载 流子还有可能不被陷阱俘获而直接隧穿到栅电极, 因此,还应该在俘获几率中减去直接隧穿的部分,得 到 P=P(Pi.一Pthgh)(1) P.=PP叭n(2) 式中P.和P分别为沟道和陷阱内电子的热激活 几率;Pi,P和pngl1分别为电子隧穿进入陷阱, 隧穿出陷阱以及贯穿栅介质的几率. 根据SRH理论[1I,陷阱俘获电子激活几 率为 p.:ve鲁(3) 式中:二为沟道电子浓度;v: ^/为沟道电子平均热速度;ac为陷阱在沟道中 的俘获截面;E为陷阱俘获沟道载流子的激活能. 由于栅压比较高,陷阱能级要高于栅极多晶硅 导带.那么,陷阱向栅极发射电子的热激活几率为 一 E Pt=叩drgT.e(4) 式中=Nc?;O'g为陷阱在栅极中的俘获截 面;E为陷阱向栅极发射载流子的激活能. 文献E13]在对隧穿的计算中使用了矩形近似, 而本文需要考虑势垒形状随着栅极电压的变化,所 以建立如图1所示坐标系以计算隧穿几率.在 1.4nm的栅介质中,直接隧穿取代FN隧穿成为载 流子穿越氧化层的主要机制[1.根据隧穿理 论'1.引,在Wentze1.Kramer.Brillouin近似下: 图1计算隧穿几率中使用的坐标系 Fig.1Coordinatediagramforcalculatingtunneling probability 沟道电子直接隧穿到栅的几率 pmmugh=e'一Eae-Ec+'一ac一c(5) 沟道电子隧穿到陷阱的几率 Pi?eJ.=墨:ff 陷阱电子隧穿到栅电极的几率 p=e 半(7) 式中()为势垒函数;t.为栅氧厚度;t为陷阱 纵向位置. 受到镜像电场的影响,势垒下降 ,T2 ?=(8) '1O丁c 故势垒函数 ()= Ecox—一QZ 一而t一上b丁ce上b丁ce— t,o<<f16 不e(.一),… ,,q 不 2 一而t一上b丁ce上b丁ce— tx,f<<16 不e(.一)一,' 式中E为氧化层导带能级;F为栅介质内电场 强度. 3实验 实验中使用SMIC的90nmCMOS工艺生产的 nMOS样品,两个器件沟道长度为0.13#m,宽度分 别为3和6ttm,栅氧化层厚度为1.4nm,噪声测量 在室温下屏蔽室内的实验暗箱中进行. 图2为测量系统示意图,电源使用一节5号 1.5V碱性干电池,前置放大采用EG&G公司的 PARC113型低噪声前置放大器.放大后的信号用 DAQ2OlO采集卡采集后由LabView处理并 记录 混凝土 养护记录下载土方回填监理旁站记录免费下载集备记录下载集备记录下载集备记录下载 . PARC113 LabVJew 图2噪声测试系统示意图 Fig.2Diagramofnoisemeasurementsystem 实验过程中漏极电压约为5,lOmV,可认为器 件工作在线性区.前置放大器带宽置于DC~30K, 增益置于1OK.采集卡采样精度为14位,采样率设 578半导体第28卷 置为lOOksps,实验中对每一栅偏置连续采样50s. 对宽度为6m的样品测量中当栅偏置为 1.28V时,所测得的RTS噪声的片段如图3(a)所 示.在VC++6.0中编写程序对时间序列进行分 析,搜索高低电平的边沿,从而识别出RTS噪声的 发射时问和俘获时间.按此 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 得出的发射时间和 俘获时间的分布如图3(b)所示.由于两个时间常数 符合指数分布[1],本文利用这一特性对得到的时 间常数分布进行拟合,从而得到时间常数的最终结 果,图3(b)中的曲线拟合结果分别为r=623S和 r.=517~s. 詈 > g = Z 2 0 556558560 Time/ms 图3栅极电压为1.28V时测得的波形(a)以及该栅压下测 得的时间常数的分布(b) Fig.3Timesequenceatgatebiasof1.28V(a)and itstimeparameterdistribution(b) 模拟计算中使用参数为E=0.46eV,E= 0.52eV,t=lnm,:3nm,=0.5nm.该样品 RTS噪声时间常数以及陷阱占据几率的测量和模 拟计算出的结果如图4和图5所示.图4是时间常 数和栅压关系,图5是陷阱占据几率和栅电压的关 系. 4 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 与讨论 图4是其中一个样品的发射时间和俘获时问及 其数值模拟结果的关系.在低栅压RTS中,随着栅 电压的增加,发射时间增加,而俘获时问减少;与低 栅压下相反,在高栅压RTS中,发射时间减少,而俘 获时间增加.这种模拟结果和我们实验中测得的 SMIC样品中出现的RTS时问常数变化相符合,这 个实验现象在TSMC的样品中[.也出现过. 图4RTS时间常数rc,r随栅压变化关系其中虚线和实线 分别表示Te和Tc的模拟结果;口,o分别表示r和rc的测量 值. Fig.4Timeparameterrandversusgatebias Dashandsolidlinesrepresentforthesimulationre. suitsofrand,while口andoforthemeasure. mentresultsofandrespectively. 图5陷阱占据几率随栅压变化关系曲线为模拟结果,?为 测量值. Fig.5Trapoccupiedprobabilityversusgatebias Curveforthesimulationresultand?formeasure. ment. 陷阱,沟道和栅电极三者中的任意两者均可以 交换电子,栅或沟道和陷阱发生交换以及栅和沟道 之间的情形如图6[9叩所示.低栅压下,陷阱和沟道 之间电子交换的两个过程比较显着[1],这时不论 是模拟结果还是实验结果都与以往的理论吻合得很 好.高栅压下,根据(9)式,栅极势垒随栅压的变化如 图7所示.图中五条曲线自上而下分别对应栅极电 压为0.9,1.05,1.2,1.35和1.5V时的势垒形状. 从图中可以看出,高栅压下随着栅极电压的增加,陷 阱与沟道之间的势垒变化比较小,而陷阱和栅电极 第4期鲍立等:高栅压下超薄栅nMOSFET的RTS噪声 之间的势垒随着栅压的增加迅速减少.这表明随着 栅压的增加,电子从沟道隧穿到陷阱处的几率变化 不大,而从陷阱处隧穿到栅极的几率急剧增加.这导 致了两个结果,一是很多电子从沟道隧穿至陷阱位 置后直接隧穿到栅极而不被陷阱俘获,引起陷阱俘 获时间的增加;二是陷阱中的电子通过隧穿发射至 栅极的几率增加,引起陷阱发射时间的减少. 栅 \ 图6陷阱和栅,沟道交换(a)以及栅和沟道交换(b)电子 Fig.6Electronexchangebetweentrapandgateor channel(a),andgateandchannel(b) > 毫? 图7栅介质势垒随栅压变化关系(0.9,1.5v) Fig.7Oxidebarrierversusgatebiasfrom0.9to 1.5V 图5是根据图4中发射时间和俘获时间计算出 的陷阱被电子占据的几率.可以看出随着栅电压增 加,在第一次RTS出现时,陷阱占据几率迅速增加, 在不到0.2V的范围内从几乎全空迅速增加到近乎 全占据;而在第二次RTS到来时,陷阱占据几率又 迅速减少,不过减少比第一次稍慢,在0.4V左右的 范围内从几乎全满又迅速减少到近乎全空.这不仅 是模拟中的现象,同时还一致地出现在本文以及 wu等人的实验_6中. 在第一次RTS出现时,陷阱由沟道内电子填 充,其分布服从波尔兹曼分布,因此,电子占据几率 会在陷阱能级变化几个kT内从很接近0变化到近 乎全占据l_1].而在第二次RTS出现时,栅介质中电 场很强,接近栅氧化层的临界场强.从图6中看来, 栅极和陷阱之间介质的势垒急剧减小,而且栅压的 增加会加速势垒的减少.这样,在栅电压增加到某一 数值后,陷阱和栅电极之间的势垒迅速减少直至两 者之间的电子可以自由运动,这时电子受到电场力 的作用向栅极运动,从而陷阱占据几率再次下降到 0.由于势垒的下降幅度要比第一次RTS中的几个 kT大,所以占据几率的变化要慢一些. Mercha等人在2nm厚度的器件中,揭示了薄 栅器件中高栅压下1/f噪声和陷阱辅助隧穿以及直 接隧穿的内在联系E4,53.Wu等人L6]虽然认为这种高 栅压下的RTS噪声和隧穿有关,但是,在RTS噪声 的成因上,却认为高栅压下的RTS噪声是由不同于 低栅压下产生RTS陷阱的另外一个陷阱造成的.那 么按此说法,由于高栅压下RTS噪声是不同陷阱产 生的,应该大量存在低栅压才出现RTS噪声和仅在 高栅压下才表现出RTS噪声的器件,甚至应该存在 三次,四次RTS噪声的器件.而实际上,Wu等人在 实验中更换了样品后仍能够观测到高栅压下的 RTS噪声.本文则在两个器件中都观测到了这种噪 声,没有发现仅在低栅压才出现RTS噪声的器件. 同时,仅在高栅压下才表现出RTS噪声的现象既没 有在我们的实验中出现也没有被报道过.而且从来 没有发现存在三次,四次RTS噪声的器件的报道. 对于这种两个不同栅压下RTS噪声频繁地同时出 现在同一个器件中的现象,仅仅以巧合来解释是不 能够让人信服的.所以,这两种RTS噪声是由同一 个陷阱引起的,只有这样才能解释二者之间如此强 的依存关系. 利用确定陷阱位置的方法__2引,本文样品中陷阱 位置位于距si—si0界面大约lnm处.若陷阱位于 距离界面很近的地方,那么陷阱向栅电极发射电子 就很困难,可能需要更高的栅电压,很可能不会出现 这种高栅压下的RTS噪声;若陷阱出现在更远的地 方,这种二次RTS出现的可能性也会减小.我们在 模拟中也发现,对于1.4nm的栅厚度,只有位置处 于0.9,1.2nm处的陷阱才能显现出高栅压下的 RTS噪声,而在其他位置的陷阱则不会.在早期对 厚栅器件RTS的研究中,普遍认为产生RTS的陷 阱于距界面2~3nm处,而距离界面1nm以内的缺 陷通常以界面态的形式影响沟道内电子l_1].而现 在栅厚度已经减小到2nm以下,我们在对1.4nm 薄栅器件的RTS研究中测量出来的陷阱位置大都 在lnm附近l_2引.说明这种现象在1.5nm左右栅厚 度的器件中出现不是偶然的,而是大量存在的,这也 正是Wu等人在多只样品中测到此现象,以及我们 很容易重复他的实验的原因. 5结论 本文建立了一套RTS测试系统,测量了SMIC 90nm工艺1.4nm栅厚度nMOS器件的RTS噪声. 58O半导体第28卷 在深入研究了高栅压下RTS噪声的时域特性的基 础上,本文指出高栅压下RTS噪声是由栅介质隧穿 引起的.在栅电压比较高时,栅介质隧穿比较严重. 由于陷阱至栅电极部分介质势垒受栅极电压影响显 着,所以随着栅极电压的升高,陷阱至栅极之间的介 质在击穿之前因隧道效应而贯通.而伴随着这一过 程的,是陷阱中电子占据几率的下降,也就伴随着 RTS噪声的出现. 对于这种物理解释,本文给出了物理模型以及 解析表达,并且给出了一个数值模拟结果.而模拟结 果和实验中测得的结果相一致,说明了模型的正确, 有效性.该理论模型在RTS噪声的研究中,引入了 陷阱向栅电极发射电子的机制,认为陷阱中电子可 向栅电极一侧发射.不仅完善了RTS噪声模型,还 建立了传统RTS噪声和高栅压下RTS噪声模型的 统一模型.为氧化层中陷阱空间分布,完整动力学特 征的提取,为更全面地得到陷阱的关键参数提供了 方法和依据. 参考文献 [1] [2] [3] [4] [5] [6] [7] [8] [9] ZhuangYiqi,SunQing.Noiseanditsminimizingtechnology insemiconductordevices.Beijing:NationalDefenceIndustry Press,1993(inChinese)[庄奕琪,孙青.半导体器件中的噪声 及其低噪声化技术.北京:国防工业出版社,1993] BaoJunlin.Studyonnoise.reliabilitydiagnosticmethodsin semiconductordevices.PhDDissertationofXidianUniversi- ty,2005(inChinese)[包军林.半导体器件噪声-可靠性诊断 方法研究.西安电子科技大学博士论文,2005] ValenzaM,HoffmannA,SodiniD.overviewoftheimpact ofdownscalingtechnologyon1/fnoiseinp-MOSFETsto 90nm.IEEProcCircuitsDevicesSyst,2004,151(2):102 MerchaA,SimoenE,ClaeysC.Impactofthehighverticale- lectricfieldonlow.frequencynoiseinthin-gateoxideMOS? FETs.IEEETransElectronDevices,2003,5O(12):2520 MerchaA,RafiJM,SimoenE,etal_"Linearkinkeffect" inducedbyelectronvalencebandtunnelinginultrathingate xidebulkandSOIMoSFETs.IEEETransElectronDevices, 2003,50(7):1675 WuJW,YouJW,MaHC,eta1.Excesslow-frequencynoise inultrathinoxiden.MOSFETsarisingfromvalence-bande- lectrontunneling.IEEETransElectronDevices.2005,52 (9):2061 SimeonovS,YurukovI,KafedjiiskaE,etal_Trap-assisted tunnelinginMOSstructureswithultrathinSiO2.Semicon- ductorCAS2002Proceedings.International,2002:399 WuYL.LinST.Two-trap-assistedtunnelingmodelfor post.breakdownI-Vcharacteristicsinultrathinsilicondiox- ide.IEEETransDevicesMaterReliab,2006,6(1):75 LeeJ.BosmanG,GreenKR,eta1.Noisemodelofgate- leakagecurrentinultrathinoxideMOSFETs.IEEETrans ElectronDevices,2003,5O(12):2499 [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [2o3 [21] [22] [23] [24] [25] IannacconeG,CrupiF,NeriB,eta1.Theoryandexperiment ofsuppressedshotnoiseinstress-inducedleakagecurrents. IEEETransElectronDevices,2003,50(5):1363 DepasM,VermeiteB,MertensPW,etal_Determinationof tunnelingparametersinultrathinoxidelayerpoly-Si-Si02-Si structures.Solid-StateElectron,1995,38(8):1465 WuJ?RegisterLF?RosenbaumE.Trap-assistedtunneling currentthroughultra-thinoxide.IEEE37thAnnualInterna. tionalReliabilityPhysicsSymposium,1999:389 MaZhongfa,ZhuangYiqi,DuLei.Apercolationstudyof RTSnoiseindeepsub-micronMoSFETbyMonteCarlosim- ulation.ChinesePhysics,2005,14(4):808 ShiZM,Mi6villeJP,DutoitM.Randomtelegraphsignalsin deepsubmicronn.MOSFET's.IEEETransElectronDe. vices,1994,41(7):1161 SchenkA.AnimprovedapproachtotheShockley-Read-Hall recombinationininhomogeneousfieldsofspace-chargere- gions.JApplPhys,1992,71(7):3339 LoSH,BuchananDA,TaurY,eta1.Quantum-mechanical modelingofelectrontunnelingcurrentfromtheinversion layerofultra.thin.oxidenMOSFETs.IEEE日ectronDevice Lett,1997,18(5):209 SchuegrafKF,KingCC,HuC.Ultra-thinsilicondioxide leakagecurrentandscalinglimit.IEEESymposiumonVLSI Technology,1992:18 RegisterLF,RosenbaumE,YangK.Analyticmodelfordi- recttunnelingcurrentinpolycrystallinesilicon-gatemetal- oxide-semiconductordevices.ApplPhysLett,1999,74(3): 457 ChoiCH,OhKH,GooJS,etal_Directtunnelingcurrent modelforcircuitsimulation.IEEEInternati0nalElectron DeviceMeeting,1997:735 GhettiA,HamadA,SilvermanPJ,etal_Self-consistentsim- ulationofquantizationeffectsandtunnelingcurrentinultra- thingateoxideMOSdevices.IEEEConferenceonSimula- tionofSemiconductorProcessesandDevices,1999:239 ClercR,O'SullivanP,McCarthyKG,etal|Aphysicalcom- pactmodelfordirecttunnelingfromnMOSinversionlayers. Solid-StateElectron,2001,45(10):1705 SchenkA,HeiserG.Modelingandsimulationoftunneling throughultra-thingatedielectrics.JApplPhys,1997,81 (12):7900 KobayashiK,TeramotoA,HirayamaM,eta1.Modelforthe substrateholecurrentbasedonthermionicholeemission fromtheanodeduringFowler-Nordheimelectrontunneling inn.channelmeta1.oxide.semiconductorfield.effecttran- sistors.JApplPhys,1995,77(7):3277 LarcherL.StatisticalsimulationofleakagecurrentsinMOS andflashmemorydeviceswithanewmultiphonontrap-as- sistedtunnelingmode1.IEEETransElectronDevices,2003, 50(5):124 BaoLi,BaoJunlin,ZhuangYiqi.Amethodforlocatingthe positionofanoxidetrapinaMOSFETbyRTSnoise.Chi- neseJournalofSemiconductors,2006,27(8):1426(inChi. nese)[鲍立,包军林,庄奕琪.利用RTS噪声确定MOSFET 氧化层中陷阱位置的方法.半导体,2006,27(8):1426] 第4期鲍立等:高栅压下超薄栅nMOSFET的RTS噪声581 RTSNoiseinUltra-ThinOxidenMOSFETunderHighGateBias BaoLi,ZhuangYiqi,BaoJunlin,andLiWeihua (KeyLaboratoryD,theMinistryofEducationforWideBand-GapSemiconductorMaterials andDevices SchoolofMicroelectronicsEngineering,XidianUniversity,Xi'an710071,China) Abstract:ThetimingcharacteristicsOfRTSinSMIC90nmCMOSnMOSdeviceswitha1.4nmgateoxidearemeasuredand analyzed.ItiSproposedthattunnelingthroughthegatedielectricofelectronsintheconductionbandiSresponsibleforRTS noise.andadetaileddescriptionofthemechanicsoftheRTSnoiseunderhighgatebiasiSpresented.Also,basedonthere. searchfromIMECandTSMC.aphysicalmodelofthetimingcharacteristicsoftheRTSnoiseversusgatebiasiSconstructed, andtheconsistencyoftheexperimentandthesimulationshowstheeffectivenessofthismode1.Theresearchinthispaper providesnewmeasuresfordynamiccharacterizatiOnofbordertrapsandthereliabilityofdeepsub-micronMOSdevices. Keywords:RTS;deepsub-micron;bordertraps;MOSdevice PACC:4350;5225G;7270 ArticleID:0253.4177(2007)04.0576.06 *Pr0jectsupportedbytheNationalNaturalScienceFoundationofChina(Nos.60276028,60676053) 干C0rrespondingauthor.Email:paulinx@163.corn Received13October2006,revisedmanuscriptreceived5December2006? 2007ChineseInstituteofElectronics