数电课设六进制加法计数器串行序列发生器555多谐振荡器产生脉冲的30进制加法计数器

数电课设六进制加法计数器串行序列发生器555多谐振荡器产生脉冲的30进制加法计数器 ------------------------------------------------------------------------------------------------ 数电课设六进制加法计数器串行序列发生器555多谐振荡器 产生脉冲的30进制加法计数器 目录 1.课程 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 的目的与作 用 .............................................................................................................. 1 2.设计任 务 ...................................................................................................................................... 1 3.设计及仿真 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 过 程 .................................................................................................................. 1 3.1六进制加法计数器(无效态 010,101) ......................................................................... 1 3.1.1设计过 程 ................................................................................................................ 1 3.1.2仿真分 析 ................................................................................................................ 3 3.2串行序列发生器(检测序列 —————————————————————————————————————— ------------------------------------------------------------------------------------------------ 011000) .......................................................................... 5 3.2.1设计过 程 ................................................................................................................ 5 3.2.2仿真分 析 ................................................................................................................ 6 3.3 555多谐振荡器产生脉冲的30进制加法计数 器 ........................................................ 9 3.3.1逻辑电路的设计要 求 ............................................................................................ 9 3.3.2逻辑电路的设计过 程 ............................................................................................ 9 3.3.3仿真分 析 ................................................................................................................ 9 4实验仪 器 .................................................................................................................................... 10 5设计总结和体 会 ........................................................................................................................ 10 —————————————————————————————————————— ------------------------------------------------------------------------------------------------ 6参考文 献 ............................................................................................................... ..................... 10 1 1.课程设计的目的与作用 1.加深对教材的理解和思考，并通过实验设计、验证证实理论的正确性。 2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。 3.检测自己的数字电子技术掌握能力。 2.设计任务 1.设计分析六进制加法计数器(无效态010,101) 2.设计分析序列发生器(故检序列011000) 3.设计及仿真分析过程 3.1六进制加法计数器(无效态010,101) 排列:Q2Q1Q0 图1.状态图 3.1.1设计过程 1.选择触发器 由于JK触发器功能齐全，使用灵活，这里选用3个CP下降沿触发的边沿JK触发器 2.求时钟方程 采用同步， CP0=CP1=CP2=CP 3.求状态方程 —————————————————————————————————————— ------------------------------------------------------------------------------------------------ 由图1所示的状态图可直接画出如图2 所示电路次态的卡诺图。再分解开便可以得到图3 所示的各触发器的卡诺图。 1 图2.次态Qn?12Qn?1n?11Q0的卡诺图 (a) Qn?1 2 的卡诺图 (b) Qn?1 1 的卡诺图 图3.各触发器次态的卡诺图 显然，由图3所示各卡诺图便可很容易得到状态方程: ?Qn?12?Qn2Qnn1?Q0Qn ?2?Qn?1 n1?Qn1Q0?Qnn0Q2 (式2) ?? Qn?10?Qnnnn2Q1?Q0Q14.求驱动方程 JK触发器的特征方程为:Qn?1?JQn?KQn (式3) 变换状态方程(式2)，使之与特征方程(式3)的形式一致，比较后得出驱动方程Jn 2?Q1 K2?Qn0 J?Qn —————————————————————————————————————— ------------------------------------------------------------------------------------------------ Qn n Qn 102 K1?Q02 Jn n n n 0?Q1Q2 K0?Q1Q2 (式4) 2 (c) Qn?1 的卡诺图 5.检查电路能否自启动 将无效态010,101代入状态方程(式2)进行计算，结果如下: 无效态自成循环，故此时序电路不能自启动。 3.1.2仿真分析 根据上步所设计的逻辑电路图，在Multisim中构建逻辑电路如图 4所示 3 4 图4.六进制加法计数器仿真电路 —————————————————————————————————————— ------------------------------------------------------------------------------------------------ 3.2串行序列序列发生器(检测序列011000) 排列:Q2Q1Q0 图5.状态图 3.2.1设计过程 1.选择触发器 由于JK触发器功能齐全，使用灵活，这里选用3个CP下降沿触发的边沿JK触发器 2.求时钟方程 采用同步方案，故取 CP0=CP1=CP2=CP (式1) 3.求驱动方程及输出方程 由图6所示的状态图可直接画出如图7所示电路次态的卡诺图。比较图6和图1可知， 图6仅比图1多了输出Y，所以仅对输出Y进行分析即可,Y的卡诺图如图8所示。 5 图6.次态Q2n?1Q1n?1Q0n?1及Y的卡诺图 图7.Y的卡诺图 状态方程和驱动方程分别为式2和式4; 由上图可知输出方程为 Y=Q2nQ0n (式5) 3.2.2仿真分析 根据上步所设计的逻辑电路图，在Multisim中构建逻辑电路如图8所示 6 7 —————————————————————————————————————— ------------------------------------------------------------------------------------------------ 图8.序列发生器仿真电路 8 3.3 555多谐振荡器产生脉冲的30进制加法计数器 3.3.1逻辑电路的设计要求 使用一片555集成芯片和两片集成芯片74LS290以及一些必要的门电路设计一个运用555多谐振荡器产生脉冲的30进制加法计数器。 3.3.2逻辑电路的设计过程 脉冲由555多谐振荡器产生。其中包含555集成芯片一个，两个电容，两个电阻，一个滑动变阻器。实验时只要调剂滑动变阻器的滑片位置即可改变脉冲的占空比。 30进制的加法计数器由2片74LS290级联得到。 74LS290为二，五，十进制计数器，共有54/74290 和54/74LS290 两种线路结构型式 异步清零端 MR1,MR2 为高电平时，只要置9 端MS1,MS2 有一个为低电平，就可以完成清零功能。 当 MS1,MS2 均为高电平时，不管其他输入端状态如何，就可以完成置9 功能。 当 MR1,MR2 中有一个以及MS1,MS2 中有一个同时为低电平时，在时钟端/CP0,/CP1 脉冲下降沿作用下进行计数操作: a) 十进制计数。应将/CP1 与Q0 连接，计数脉冲由/CP0 输入。 b) 二、五混合进制计数。应将/CP0 与Q1 连接，计数脉冲由/CP1 输入。 c) 二分频、五分频计数。Q0 为二分频输出，Q1~Q3 为五分频输出。 —————————————————————————————————————— ------------------------------------------------------------------------------------------------ 引出端符号: /CP0 二分频时钟输入端(下降沿有效) /CP1 五分频时钟输入端(下降沿有效) Q0~Q3 输出端 MR1,MR2 异步复位端 MS1.MS2 异步置 9 端 3.3.3仿真分析 根据上步所设计的逻辑电路图，在Multisim中构建逻辑电路如图9所示 9 图9. 555多谐振荡器产生脉冲的30进制加法计数器 4实验仪器 集成芯片:74LS112芯片2个(每个芯片包含2个JK触发器)，74LS00芯片2个(每个包含4个与非门电路)，74LS08芯片1个(每个包含4个与门电路)，74LS11芯片1个(每片包含3个三输入与门)，555集成芯片1个。 数字原理教学系统试验台一台(含导线、脉冲、电源等)。 5设计总结和体会 经过本次课程设计，不仅使我学到了很多的知识而且大大的提升了我的动手实践能力，使我受益匪浅。比如，在设计过程中，稍有不慎就会出错，所以，我们一定要高度的重视，细心的去完成设计。接线过程是反映一个动手能力的平台，只要利用好它，对自己的动手能力很有帮助。因此，我们一定要本着一丝不苟的精神来完成每次课设，—————————————————————————————————————— ------------------------------------------------------------------------------------------------ 抓住锻炼自己的机会，逐渐提升自己的能力。 6参考文献 ,1,清华大学电子学教研室组编 . 余孟尝主编. 数字电子技术基础简明教程. 3版. 北京:高等教育出版. 2006 ,2,沈阳理工大学信息科学与技术学院数字逻辑实验室编. 张利萍，王向磊主编. 数字逻辑实验指导 书 关于书的成语关于读书的排比句社区图书漂流公约怎么写关于读书的小报汉书pdf . 1版. 沈阳:沈阳理工大学出版社. 2011 10 ——————————————————————————————————————