DDR2内存技术解析

云间彩凤望双飞：DDR2内存技术全面解析 Topic: 技术前沿       荐  ★★★★★ 作者：Rowan    文章来源：本站原创    点击数： 475    更新时间：2007-5-3 编者按：2002年12月22日，我撰写了这篇DDR2的技术文章。当时DDR2距离我们还很遥远，直到2006年DDR2才全面在市场铺开。因此当时这篇文章算是非常前沿的。其中涉及到的一些技术和原理都比较深奥。这篇文章发表在2002年2月份的《大众硬件》杂志上。 云间彩凤望双飞 DDR-II内存技术 遵循着摩尔定律，CPU的速度每12至18个月就翻一番。伴随着NVIDIA的开发周期，3D图形芯片每6至8个月就推出新一代产品。拥有2GMHz的CPU已经不是什么新鲜事儿了，昔日的发烧显卡GeForce 4 Ti也已经飞入了寻常百姓家。相比这些部件性能的提升，虽然内存子系统的频率和带宽也在不断提升，但是它的性能已不能满足目前CPU和显示芯片的数据吞吐量的需求。很快内存将成为新的系统的瓶颈。为了适应更新更快的系统，一时间，各个大厂纷纷发布了自己的解决 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 。下面就给各位看官介绍一下具有“双倍”性能的DDR-II内存。 从差分时钟信号说起 新的内存技术都是在原有的技术的基础上改进而来的。如果我们想深入了解最新的内存技术，我们不妨先来回顾一下基础的DDR技术，这对各位理解后续的各种技术有很大帮助。 DDR的全称是——Double Data Rate SDRAM，双倍数据流SDRAM。从这个名字就道出了DDR SDRAM内存的特征：在系统时钟的上升沿和下降沿都可以传输数据。在DDR内存芯片的内部会同时激发两个信号：ck和ck#，这两个信号的时钟相位正好相反，这样的两个信号就形成了差分时钟信号。 （如图 差分信号） DDR在工作的时候，仅由ck一路信号承载数据。当数据选取脉冲处于低电平的时候，ck的上升沿有效，下降沿无效。当数据选取脉冲处于高电平的时候，ck的上升沿无效，下降沿有效。ck在数据选取脉冲的帮助下可以在上升沿和下降沿都可以触发数据。 其实差分时钟信号，是一种信道复用技术，即利用一个物理通道同时传输多个信号的技术。这已经不是什么新技术了，早在很多年以前它就被使用在通信领域。当然信道复用还包括：频分复用、时分复用、波分复用、码分复用等等。这些信道复用技术，有些还仅仅适用于模拟信号的传输。在这里提到的差分复用技术，是适用于数字信号的传输的。不仅仅是内存领域使用了差分复用技术。显卡中的AGP总线，从AGP 2X开始已经在使用这种技术了。在硬盘领域中从UDMA 66通道开始也是使用了差分复用的原理。 既然使用了差分复用方式传输数据信号。在DDR内部相对SDRAM也有了不少改进。例如，一颗32×4bit的128Mbit的DDR内存芯片，芯片存储单元的容量是芯片接口位宽的一倍。在系统读取内存芯片的数据时，在内部时钟信号的触发下逻辑芯片一次传送8bit的数据给读取缓存器。再由它分成两路4bit数据传给差分复用器，然后复用器将数据合并为一路4bit数据流，然后由发送器在数据选取脉冲（DQS）的控制下在外部时钟（即系统总线频率）上升沿与下降沿分两次传输4bit的数据给北桥芯片。最终在4bit的物理带宽上实现了8bit的数据传输。这就是DDR中“双倍”的意思。 DDR-II的带宽技术 终于说道正题了！通过上面的介绍，大家对DDR的工作方式有了了解。那么DDR-II又有什么不同呢？我们首先要弄清楚三个词：内存核心频率、内存时钟频率、数据传输率。顾名思义，核心频率是指的内存芯片内核的频率。而时钟频率是指的内存的外部接口的频率。那么数据传输率，就是最终等效的数据流量，这也可以认为是北桥芯片最终获取的数据量。在DDR中如果芯片内核的频率是100MHz，那么内存时钟频率就是100MHz，而最终等效的数据传输率为200Mbps。而在DDR-II中，如果内存核心频率为100MHz。请注意！内存时钟频率却是200MHz。最终内存同北桥芯片的数据传输率高达400Mbps！这就是DDR-II中“双倍”的意思。 （如图 双倍） 但是有些人会问：为什么内存内部时钟频率和外部时钟频率会不同呢？这就要讲到DDR II的关键技术——4bit Prefetch。先解释一下这个名词。Prefetch可以译为"数据预取"技术。比如DDR为2bit Prefetch。再回过头来看看SDRAM，它首次实现了DRAM和系统时钟之间的同步。SDRAM采用称作Pipeline的技术，也就是管线技术，可以认为SDRAM为1bit Prefetch。 刚才我们讲到了在DDR中同时激发了两个信号ck和ck#。这两个信号仅仅是其中一路在附则传输数据信号，另一路是无效的。一颗32X4bit的128Mbit的DDR-II内存芯片，其芯片存储单元的容量与芯片接口位宽之比是4：1。那么在DDR-II的内部时钟信号的触发下逻辑芯片一次传送16bit的数据给读取缓存器分成四路4bit数据传给差分复用器。不过最终差分复用器输出的还是4bit的数据。为了不让差分复用器成为系统的瓶颈，实际上是数据先输入到I/O缓冲寄存器，再将频率加倍，从I/O寄存器输出。内存时钟频率也就增加到了200MHz。（即系统总线时钟频率） 差分时钟不仅仅可以起到信道复用的作用，它还可起到纠错的作用。因为内存条在实际的使用过程中会受到磁场、干扰、温度、电阻性能的改变等问题，ck的上下沿间距可能发生变化，此时与其反相的ck#就起到纠错的作用。在给电容充电往往比给电容放电要快。由于ck和ck#的时钟相位正好相反，所以ck是电压上升快下降慢，ck#则是电压上升慢下降快。这样信号在一定范围内的失真都可以纠正过来，从而保证数据能正确的传输。 （如图 差分时钟） 可以说Prefetch是一把双刃剑。它虽然提高了内存的传输带宽，但是却从而增加了数据预取时间。DDR-II将进行4bit预取，比传统的DDR多一倍。那么，DDR-II 400芯片在10ns的时钟周期下（100MHz），就只能等效于DDR 200的性能。例如：PC 800 RDRAM内存外部频率运行在400MHz，内部芯片仅仅运行在100MHz。RDRAM是8bit数据预取，其内部频率却与DDR-II 400的100MHz相同。 那么DDR-II技术有什么意义呢？目前DDR 400的内部时钟周期为5ns（200MHz），因为良品率非常低，所以生产厂商的成本自然也非常高。而DDR-II 400却因为较低的内部时钟频率，良品率可以迅速提得更高，而生产成本也会非常低，对主板的设计要求也没有那么高，同样能够保持稳定性。很显然DDR-II 400和DDR 400在性能上并没有太大差异。笔者认为DDR-II的起步频率应该是533MHz而不是400MHz。从技术角度讲内核做到200MHz应该不是什么困难的事情，相信最终我们能见到DDR-II 800的内存模组。 DDR的电压为2.5V，而SDRAM的电压为3.3V，DDR-II的电压则降到了1.8V。这样可以减少功耗减少发热量。DDR-II与DDR的外形非常类似，只有非常小的规划布局差异。 （如图 DDR&DDR-II比较） 这对于生产厂商可是乐开花了，他们不必大规模的改动自己的流水线，就可以轻易的生产出新品。昔日的DDR生产厂商可以轻松转型生产DDR-II，而不必从新购置生产设备。遥想当年，DDR就是在原有的SDRAM的基础上改进而来的。DDR就是凭借着能够使生产厂商轻松转产，才打败了RDRAM的。 DDR II的主要特征 8个 bank 相比起带宽来说，DDR-II内存模组的反应时间并没有多少改善。Samsung和Micron所演示的DDR-II 533内存模组，反应时间只有4-4-4。为了减少反应时间，在DDR-II的内部装备了8个储藏位（bank），而在普通的DDR和SDRAM中仅仅有4个储藏位。这可以提高内存页的命中率，并允许芯片组用多路bank交叉存取，以提高内存子系统的整体性能。大家是否还记得VIA芯片组4路内存交错控制存取技术（4-Way Interleave）。在BIOS中或使用软件打开此项功能，内存总线会在多个bank之间进行交错的传输，比单bank存取要快得多。在实际的测试中装配8个 bank交叉存取可以改善DDR-II性能约为2至3%。但不幸的是，由于受限于功耗的问题，不可能同时激活8个bank传送数据。 OCD技术 OCD是Off-Chip Driver的缩写其意思为片外驱动调校。我们都知道在开机的时候，计算机系统要对内存进行初始化。收集系统信息，对寄存器的工作模式的设置ERMS等等。这一工作由北桥芯片在BIOS的控制下进行。当然在ERMS中还有很多选项，以便应付各种的突发情况。 （如图 EMRS工作 流程 快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计 ） 在EMRS阶段，DDR-II引入了可选择的OCD功能。OCD的主要功能在于调整I/O接口端的电压。通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。也就是达到Pull-up=Pull-down的状态。这样通过OCD技术减小数据选取脉冲（DQS）与数据信号（DQ）之间的倾斜来提高信号的完整性，从而提高信号品质。 （如图 OCD） ODT技术 ODT是On-Die Termination的缩写，其意思为内部核心终结器。某些时候我们需要将不必要的信号终结，防止数据线终端反射信号干扰系统元件的正常工作。在以前，控制与数据信号的终结在主板上完成。使用DDR或SDRAM的主板上面需要大量的终结电阻，至少每根数据线需要一个终结电阻。这个阻值过大过小都不好，阻值较大线路的信噪比高但是信号反射较为严重，阻值小可以减小信号反射但是会造成信噪比下降。此外由于不同的内存模组对终结电阻的要求不可能完全一样，因此长期以来，这些 电路 模拟电路李宁答案12数字电路仿真实验电路与电子学第1章单片机复位电路图组合逻辑电路课后答案 的配置一直是主板设计的难点。现在的DDR II内建了终结电阻器，将主板上的终结电阻移植到了芯片的内部。在内存芯片工作时系统会把终结电阻器屏蔽，而对于暂时不工作的内存芯片则打开终结电阻器，以减少信号的反射。 （如图 终结器） ODT技术的优势非常明显。第一，去掉了主板上的终结电阻器降低了主板的制造成本，也使主板的设计更加简洁。第二，在很大程度上减少了内存芯片在读取时的功率消耗。第三，芯片内部终结也要比主板终结更及时有效，从而提高信号质量，减小整个系统的干扰。 Posted CAS技术 CAS是Column Address Strobe列地址选通脉冲的意思。在这里Posted是前置的意思。那么我们不难从字面上了解Posted CAS就是将地址选通脉冲信号前置。事实上Posted CAS技术主要是解决在古老的DDR内部由于指令冲突引起的数据传输延迟现象，提高DDR II内存的利用效率而制定的技术。 （如图 post cas） 各位看官是不是乍看一头雾水？这些花花绿绿的是啥？哈哈！不用着急！还是请笔者慢慢给您道来。 首先了解一下相关的专业术语： CAS：Column Address Strobe，列地址选通脉冲 RAS：Row Address Strobe，行地址选通脉冲 CL：CAS Latency，列地址选通脉冲潜伏期 AL：Additive Latency，附加潜伏期 BL：Burst Length，脉冲潜伏期 WL：Write Latency，读潜伏期 RL：Read Latency，写潜伏期 tRRD：RAS到RAS的延迟时间 tRCD：RAS到CAS的延迟时间 ACT：Active，激活信号 Collision：指令冲突，碰撞。 BUBBLE：气泡，这里是空闲状态的意思。 各位请看图中Normal operation正常操作部分，此时的各项内存参数为：tRRD=2，tRCD=4，CL=4，AL=0，BL=4。我们看到tRRD延迟为两个时钟周期，tRCD延迟是四个时钟周期。恰巧在第四个时钟周期上面ACT和CAS信号堆叠了，所以产生了信号的冲突。此时系统自动将ACT信号需要向后延迟一个时钟周期。但为了保护数据的完整性，后面的数据传输中间出现了一个时钟周期的BUBBLE。 我们再来看看Post CAS的操作，此时的各项内存参数是：tRRD=2，tRCD=4，CL=4，AL=3，BL=4。在发送RAS信号后CAS信号紧随着发送，相对于以往的DDR等于将CAS前置了。CAS命令可以在AL之后的一段时间之内保持有效，此时那个原先可能需要使用到ACT命令的时刻，就不用在从新发出ACT指令了。既然此刻不必使用ACT指令，地址线可以立刻空出来。因此ACT和CAS信号永远也不会产生碰撞冲突。原来的tRCD变成了AL。AL可以取值0、1、2、3、4个时钟周期。在DDR-II中还精确定义了这些延迟相互的关系：WL=RL-1、 AL+CL-1、RL=AL+CL。就是这样小小的信号的触发的先后改动，带来的好处就有很多：首先，Posted CAS技术从根本上避免了指令冲突。其次它大大提高了数据信号的传输效率。 图形领域中的DDR-II 虽然目前各大内存厂商都发布了自己的“概念型”DDR-II内存模组，但是距离DDR-II真正普及风靡市场还要等很长的时间。 （如图 DDR-II产品） 这不仅仅是生产成本的问题，还需要芯片组厂商、CPU厂商的联合支持才行。一些评论家认为最顺利也要等到2003年才能在桌面市场看到DDR-II的身影。那么DDR-II真正施展拳脚的地方在哪里？答案只有一个——3D图形领域。 一个性能强大的GPU如果没有同样强大的记忆体与之配套协同工作，那么一切都是空谈。在过去的岁月中，DDR很好地在显示卡领域服务。而随着3D图形芯片的发展，DDR已经不能服务于那一个个怪兽般的芯片了。曾经有很多发烧友，问NVIDIA的技术人员：“早在Matrox的Parhelia-512芯片发布时，就使用了256bit的显存带宽技术。在ATI的Radeon 9700芯片也同样使用了256bit的显存带宽技术之后，为什么NVIDIA却给他的崇拜者拿来了128bit的显存？”笔者也被这个问题困扰着。但是当笔者看到NVIDIA真的把2.2ns、1000MHz（实际频率为500MHz）的DDR-II用在了GeForceFX显卡中的时候才恍然大悟。 （如图 FXddr2） 原来DDR-II竟然有16GB/秒的带宽。相比那些256bit的19.8GB/秒的显存并没有逊色多少。 内存的未来 NVIDIA计划将GeForceFX在明年一季度出货，这也许是我们能够买到的第一款DDR-II的产品。ATI正在努力的与自己的合作伙伴建立GDDR3的标准，根据ATI提供的资料，这种显存的起始频率将会是500Mhz,最高可以达到800Mhz,带宽最大可以达到1.5GB/s,提供的性能大概是DDR-II的两倍。2002年10月JEDEX第一次公开了关于DDR III内存标准的信息。这些尚未最终确认的DDR III SDRAM规格包括：800-1500Mbps的数据传输速率，1.2或1.5V的电压标准（DDR II为1.8V，DDR为2.5V）。据Infineon表示，首款DDR III SDRAM芯片将为 4GB规格标准。AMD决定明年发布的64bit处理器hammer将使用DDR-II。这也许是第一款真正支持DDR-II的处理器。而来自Intel方面的消息，他们已经开始研发支持双通道的DDR-II芯片组。 Rambus已经开始研发新的被称为 “Yellowstone”的技术，不过基于它的产品还要等待几年才会出现。这种内存技术至少可以提供12.4 GB/秒的带宽，同样它最先应用在显卡上。只需要采用128bit接口它就可以提供100 GB/秒的带宽。自他们诞生之日起，DDR同RDRAM的斗争从来就没有停止过。也许在他们之间的斗争还将继续下去，但是最终获益这些“双倍”的还是我们最终消费者。