always模块的敏感表为电平敏感信号的组合逻辑电路
示例编号
Example-4-8
相关章节
第4章4.3.3小节
教学目标
always模块的敏感表为电平敏感信号的组合逻辑电路
补充说明
这种形式的组合逻辑电路应用非常广泛,如果不考虑代码的复杂性,几乎任何组合逻辑电路都可以用这种方式建模。always模块的敏感表为所有判定条件和输入信号,请读者在使用这种结构描述组合逻辑时,一定要将敏感表写完整。在always模块中可以使用if…else…、case、 for循环等各种RTL关键字结构
assign等语句描述的组合逻辑电路
示例编号
Example-4-9
相关章节
第4章4.3.3小节
教学目标
assign等语句描述的组合逻辑电路
补充说明
这种形式的组合逻辑电路适用于描述那些相对简单的组合逻辑,信号一般被定义为wire型,常用的assign结构除了直接赋值逻辑表达式外,还可以使用?语句
本文档为【示例说明】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑,
图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。