一般实例PLL原理讲义(05)

锁相环基本原理 一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1， Ud = Kd (θi–θo) UF = Ud F（s） θi θo 图1 一．鉴相器（PD） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 1． 异或门鉴相器 异或门的逻辑真值 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示于表1，图2是逻辑符号图。 输入 输出 A B F 0 0 0 0 1 1 1 0 1 1 1 0 表1 图2 从表1可知，如果输入端A和B分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差(θ时，输出端F的波形的 占空比与(θ有关，见图3。将F输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与(θ有关，这样，我 们就可以利用异或门来进行相位到电压 (θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U = Vdd * (θ/ ( (1) Vcc 不同的(θ，有不同的直流分量Vd。 (θ与V的关系可用图4来描述。 从图中可知，两者呈简单线形关 1/2Vcc 系： Ud = Kd *(θ (2) 1/2π π (θ Kd 为鉴相灵敏度 图4 2． 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。 2． 压控振荡器（VCO） 压控振荡器是振荡频率ω0受控制电压U​F（t）控制的振荡器，即是一种电压——频率变换器。VCO的特性可以用瞬时频率ω0（t）与控制电压U​F（t）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO的振荡频率，称为自由振荡频率ωom，或中心频率，在VCO线性控制范围内，其瞬时角频率可表示为： ωo（t）= ωom + K0 UF（t） 式中，K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。 3． 环路滤波器 这里仅讨论无源比例积分滤波器如图5。 其传递函数为： 式中：τ1 = R1 C ，τ2 = R2 C 图5 4． 锁相环的同步与捕捉 锁相环的输出频率（或VCO的频率）ωo能跟踪输入频率ωi的工作状态，称为同步状态，在同步状态下，始终有ωo = ωi。在锁相环保持同步的条件下，输入频率ωi的最大变化范围，称为同步带宽，用(ωH 表示。超出此范围，环路则失锁。失锁时，ωo(ωi，如果从两个方向设法改变ωi，使ωi向ωo靠拢，进而使(ωo =（ωi－ωo）(，当(ωo小到某一数值时，环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带(ωp。 同步带(ωH，捕捉带(ωp 和VCO 中心频率ωo的 关系如图6。 图6 实验原理及步骤 利用CMOS固有的低功耗、宽工作电源、集成度高等特点，可以 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 出性能良好、使用方便的锁相环单片电路。其中CD4046是一种能工作在1MHZ以下的通用PLL产品，它广泛应用于通信计算机接口领域。 图7示出CD4046的电路方框功能图。在这个单片集成电路中，内含两个相位比较器，其中PD1是异或门鉴相器；PD2是边沿触发式鉴相器。另外电路中含有一个VCO，一个前置放大器A1，一个低通滤波器输出缓冲放大器A2和一个内部5V基准稳压管。 从图7可看出，引脚（16）是正电源引入端；（8）脚是负电源端，在用单电源时接地；（6）脚，（7）脚外接电容C67；（11）脚外接电阻R11和C67决定了VCO的自由振荡频率；（12）脚外接电阻R12，它用作确定在控制电压为零时的最低振荡频率fomin ;(5)脚为VCO禁止端，当（5）脚加上“1”电平 图7 CD4046原理图 （即VDD）时，VCO停止工作，当为“0” 电平（即VSS）时，VCO工作；（14）脚是PLL参考基准输入端；（4）脚是VCO输出；（3）是比较输入端；（2）和（13）脚分别是PD1和PD2的输出端；（9）脚是VCO的控制端；（10）是缓冲放大器的输出端；（1）脚和（2）脚配合可做锁定指示；（15）脚是内设5V基准电压输出端 实验一、PLL参数测试 一、压控灵敏度KO的测量 如图8，用直流电压表测VCO的 控制端9脚电压V（9），用示波器和频率计测VCO输出信号的波形和频率f， 因CD4046的带载能力很差，所以频率 计要用高阻输入方式，这时示波器上显示出的波形应是很标准的方波。V（9）从0~9V每隔1伏测一点，作出f-V(9)曲线，并求曲线中点处KO（KO的单位是rad/s.v）。同时测出V（9）=1/2VDD = 4.5V 图8 时VCO的频率fo （即中心频率） 二、同步带、捕捉带测量 实验方块如图9。 图9 同步带、捕捉带测量方块图 1.图中信号源为用另一块4046（记为4046B，图8那块记为4046A）组装的一频率连续可调的方波信号发生器，如图10。 2.PD1、VCO就是图8那块4046，注意其VCO的外围元件应留着，VCO控制端9脚外的分压器应去掉。VCO控制电压由LPF提供 3.LPF 为附录2中的（b） 图10 4.同步带的测量：调信号源（图10）频率Ui约为4046A的中心频率。示波器分别测Ui和Uo，并以Ui作为示波器的触发同步信号，频率计测Ui，这时示波器可显示两个稳定的方波波形，即Ui和Uo是锁定的，其相差约为π / 2。在一定范围内缓慢改变信号源频率，可看到两个波形的频率同时变化，相差也发生变化，而波形都还保持稳定清晰，这就是跟踪。但当信号源频率远大于（高频端）或远小于（低频端）4046A的中心频率时，Ui波形还保持稳定清晰，但Uo不能保持稳定清晰，或Uo虽还保持稳定清晰但和Ui已不同频，这就是失锁。记下刚出现失锁时的Ui频率即高端频率fHH和低端频率fHL，则同步带ΔfH　＝　fHH－fHL　。由于我们用的是PD1，是异或门相鉴器，当Ui和Uo为分数倍数关系时，也可能出现两个稳定的波形，这种情况应认为是“失锁”。只有出现两个同频的稳定波形时才认为是“锁定。 5.捕捉带的测量：环路失锁后，缓慢改变信号源Ui频率，从高端或低端向4046A的中心频率靠近，当信号源频率分别为fＰH和fＰL时，环路又锁定。则环路捕捉带ΔfP　＝　fPH－fPL。 。 三、ωn、ξ的测量 实验如图11。我们知道，当信号源的频率突然改变时（即对应Ui方波的前后沿），UF都产生一次阻尼振荡。从阻尼振荡波形可测出A1、A2、T，其物理意义见图12。并由 A1、A2、T求出PLL的ωn 和ξ： 实验步骤： 断开4046B（4）与4046A（14） 的连线，分别调W2、W1使4046A与4046B都振荡在 4046A 的中心频率上。然后接上连线，这时应可观察到锁定波形。 再加入Ui（几百HZ，几百mVp-p的方波）。 示波器测Uf（如图12）和Ui， 图11 Wn、ξ测试图 以Ui作为示波器的触发同步信号，记录Uf的A1、A2，T，并计算出ξ和ωn。 要注意的是，Uf是叠加有高频信号的低频阻尼振荡信号。A1、A2，T应是低频信号的振幅和周期。 为了得到Uf波形（图 12），两块4046都应工作在4046A的中心频率上，同时 图12 Uf波形 Ui的幅度也应合适。当用示波器测量A1、A2，T时，示波器的Y轴、X轴的微调旋钮都应转到“标准”位置（CAL） 实验二、PLL应用实验 一、PLL频率合成器实验 频率合成器的基本原理如图13。 fi 从PLL原理知，当PLL处于锁定状 fo 态时，PD两个输入信号的频率一定 精确相等。否则LPF会产生一个控制 电压去改变VCO的振荡频率，最终使 两频率精确相等。所以可得： f0 = N fi 图13 若fi为晶振标准信号，则通过改变分频比N，便可获得同样精度的不同频率信号输出。选用不同的分频电路就可组成各种不同的频率合成器。 1） 1KHZ标准信号源制作 1、 用CMOS与非门和4M晶体组成 4MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4069。 2、据讲义后面的CD4518管脚图， 测量并画出Q1，Q2、Q3、Q4及 CP之间的相位关系图。CD4518 图14 是CMOS器件，输入的CP信号一 定要用CMOS信号,即低电平为地，高电平接近VDD，（不能用直流电平为0的交流方波信号）其高低电平不能超过器件电源的正负电平。测量时示波器的一个通道固定测Q4，且以Q4的下降沿作示波器的同步触发源，即示波器的开始扫描点是Q4的下降沿。另一个通道轮流测其他信号（CP、Q1、Q2、Q3）这样就能保证相位准确而且开始扫描点为计数器的“0”状态。同时调节CP信号的频率或示波器的扫描速度让示波器标尺的每大格代表一个CP周期。这样就可方便测量。CD4518是BCD码计数器，其真值表不难自己写出，然后和测出的波形进行对照，理解其工作原理，尤其是Q2的波形特别注意。 3、根据上面测出的4518的波形图，用二片CD4518（共4个计数器）组成一个4000分频器，也就是一个四分频器，三个十分频器，这样就可把4MHz的晶振信号变成1KHz的标准信号。连线时应注意清零端的灵活应用 二）、用一片CD4017作分频器组成2-9KHZ频率合成器 1、根据附录2中的4017管脚图，用示波器测试4017（十进制计数分配器）功能。测量时应固定一个通道测“0” ，并以该信号上升沿作为示波器的同步触发源。测量并画出4017的“0”，“1”，“2”，“9”输出端信号相对CP信号的波形。理解4017的工作原理。 2、将CP（14）作输入端，“0”（3）作输出端，R(15)分别接“2”、“3”，┅“9”则4017就成为二、三，┅“九”等分频器，理解其工作原理。将上述4017组成的分频器代入图15中的1/N分频器，就组成2——9KHZ频率合成器。 如图15 三）、拨盘开关式1——999KHZ 频率合成器 1、 单片CD4522频率合成器。 CD4522是可预置数的二一十 进制1/N减计数器。其引脚见附录。 其中D1-D4是预置端，Q1—Q4 是计数器输出端，其余控制端的 功能如下： PE（3）=“1”时D1—D4值置 进计数器 EN（4）=“0”且CP（6）时，计 数器（Q1—Q4）减计数； CF（13）=“1”且计数器（Q1—Q4） 减到“0”时，QC(12)=“1” 图15 2——9KHz频率合成器 Cr(10) =“1”时，计数器清零。 （1）单片4522分频器，如图16 拨盘开关为BCD码开关，如当数据 窗口显示“3”时则A和“1”“2” 相连；当显示“5”时，则A和“1” “4”相连，其余类推。4个100K 电阻用来保证当拨盘开关为某脚不 和A相连，也就是悬空时，为低电平。 工作过程是这样的：设拨盘开关拨 到“N”，当某时刻PE（3）=“1”， 图16 单片4522分频 则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。这时由于CF（13）=“1”，∴QC（12）=“1”，也即PE（3）=“1”又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。 实验步骤：如图16连好，让拨盘开关分别为1，2，……9，用示波器观察CP（6）和QC（12）的波形。 （2）单片CD4522频率合成器 用图16电路代替图15中4017部分，组成1－9KHz频率合成器 2、用三片4522组成1——999HHZ频率合成器 如图17，最终应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少KHz。（注意：该电路后面还要用，该实验做完后暂时不要拆掉） 图17 1——999HHZ频率合成器 如果图17电路不能正常工作，则先检查故障是出在锁相部分还是出在分频部分：断开4046的鉴相器输入端（3）脚和4522的连线，让4046的（3）、（4）脚短接，即不分频。4046的（14）脚输入几KHz～几百KHz的CMOS信号，如果4046的（4）脚输出信号能跟踪（14）脚输入信号，则锁相部分正常，否则不正常。如故障出在分频部分，则用搭成单级电路（图16）的方法检查每片4522是否正常，再接成级联的，拨盘开关置为100多，用示波器可以观察到分频器的输入、输出波形。 四）、健盘置数式1——999KHZ频率合成器。 就是用数字健盘以及一些数字IC替代b实验中的拨盘开关组成1——999KHZ频率合成器。最终应做到：当顺序按键盘的任意三个健（如5.9.2）时，则输出信号的频率就为592KHz。置数部分的框图如图18 图18 1、号码脉冲发生器 （1）用电话号码脉冲发生器专用IC：KS5805 (或LR40992)组成的号码脉冲发生器 图19 图20 具体电路如图19。每当短接一下3、4、5、13、14、15、16引脚中的某两脚，18脚就会输出一列不同个数的脉冲。短接引脚和脉冲个数的关系如表1 表1 短接引脚 16/3 16/4 16/5 15/3 15/4 15/5 14/3 14/4 14/5 13/4 脉冲个数 1 2 3 4 5 6 7 8 9 10 电话机用键盘的内部结构如图20。当按某数字键时，实际上就是让某根 横线和某根竖线短接。如按一下“5”就是让COL2和ROW2短接一下。 显然，用键盘和KS5805配合就可获得这样功能：每按一下某数字键“N”，就可在KS5805的（18）脚输出一列N个脉冲。 根据上面资料，请用KS5805 (或LR40992)自己设计一个号码脉冲发生器，特别注意其工作电压是5V。 （2）用电话号码脉冲发生器专用IC：HM9102D组成的号码脉冲发生器 HM9102D（图21）技术资料如下： HM9102D可输出号码脉冲，也可输出双音多频信号。其引脚功能为： R1、R2、R3、R4、C1、C2、C3与键盘的相应的引线相连，C4悬空。 HKS： 启动脚。 HKS = “0”时，启动（片选） B／M：断续比选择。 B／M = 5V 时，断续比为　2 ：1 　　 B／M = 0V 时，断续比为1.5 ：1 MODE：模式选择。　　MODE = 5V 时，脉冲方式 MODE = 0V 时，双音多频方式（DTMF） SOC1、SOC2：外接3.58MHz晶体 VDD = 5V VSS = 0V T／PM：静噪输出，拨号时为“0”。 （使用时悬空） DP： 号码脉冲输出（负脉冲），OC电路。 DTMF：双音多频（DTMF）信号输出。 图21 根据上面资料，请用HM9102D自己设计一个号码脉冲发生器，要求： 1) VDD = 5V； 2) 断续比为1.5 ：1 3) 号码脉冲输出幅度为0到9V（注意：DP输出端是OC电路，上拉电阻取100K。另外，为安全起见，输出和负载之间应串一个10K电阻，如图21） 2、开门脉冲和记数脉冲发生器 为了使后面的控制引导电路能正常工作，还需一种开门脉冲。也就是每按一次键，即每输出一列脉冲（不管这一列含有几个号码脉冲）就要产生一个开门脉冲。同时为了使后面的记数电路能正确记数，还应保证“先开门后送计数脉冲”。也就是要求开门脉冲要比送到计数器的号码脉冲超前一点。所以开门脉冲和号码脉冲的时间关系应如图22所示。注意：HM9102D输出的是负脉冲。 HM9102D输出，作单稳的CP 单稳2输出，开门脉冲 单稳1输出，号码脉冲 图22 图23 我们可用单稳电路（CD4098）达到上述目的，如图23。其中单稳1用后沿（上升沿）触发，C,R分别为47nF、470KΩ；单稳2用前沿（下降沿）触发，C,R分别为0.22μ、3M3Ω，这样单稳2的暂态时间T’大于触发信号周期T，就可连续触发，形成开门脉冲。 根据上述原理以及附录中4098的管脚功能，自己设计这部分电路 3、控制引导电路及计数、置数电路： 如图24。当按第一次键时，开门脉冲通过4017仅将百位的门（4011）打开，让紧接着来的号码脉冲通过，并对百位计数器（4518）计数。4518的输出就替代图17中的拨盘开关作为4522的置数信号。当第二次按时，4017将百位和个位的门关死，打开十位的门，让号码脉冲对十位的计数器计数。第三次按时，则仅打开个位的门。在按百位数之前，应对4017和4518进行请零。 根据图24，搭出具体电路，完成1——999KHZ键盘置数式频率合成器。清零部分先设计成手动的，即清零端通过一导线碰一下高电平。再设计成：当第四次按键盘时，自动清零。 图24 二、PLL 数字调谐实验（所有电源都用5V） 现代的接收机（如电视机、收音机）大多采用超外差接收方式。如要接收的信号的载波频率为fC，则接收机要产生一个本振信号，其频率fL=fC+fI，其中fI为中频。 在模拟调谐方式中，本振信号一般是由LC振荡回路产生的。调谐（调台）时，一般是用改变LC振荡回路中电容的容量（如改变变容二极管的反向偏压），来改变本振信号的频率，从而达到选台的目的。 在数字调谐方式中，本振信号则是用锁相环的方法来产生。即由晶振电路产生频率高稳定的标准信号，再用锁相环倍频的方法产生本振信号，通过改变锁相环反馈回路分频比的方法来改变本振信号频率，就象前面实验中用一片4046和三片4522以及1KHz标准信号就可获得1~999KHz信号一样。要获得某一准确的本振频率，只要在4522的置数端置入相应的数值（BCD码）即可。所以数字调谐的关键就是解决如何置数的问题。在这个实验中我们是用键盘通过DTMF编解码的方法来置数。最终应做到：如要接收某一载波信号（如fC=345KHz）,则只要在键盘上按该载波的数值（即3，4，5三个键），就可得到fL=fC+fI=345+465=810 KHz的本振信号。（这里中频fI为465 KHz）。最后信号发生器输出的载波信号和本振信号（4046的4脚输出的方波）经混频滤波后应得到465 KHz的中频信号（用示波器观察）。 实验的方框图如图25。 图25 （一）、键盘和5087组成DTMF编码电路。 在自动电话交换网中，有两种呼叫信号：一种是一串串脉冲信号（如前面实验中用的HM9102D产生的信号）；另一种是双音多频信号（DTMF）。一台按纽电话机共有12个按纽，分别代表0(9等10个数字及“*”、“#”两个符号。每按一个按纽就产生两种音调的信号。不同按纽有不同的音调组合。DTMF信号有两组音调，称高频群（H）和低频群（L），每个按纽各由H和L中的一个频率组合成。按纽的频率组合如表2所示。 表2 低频群（Hz） 高频群（Hz） 1209 1336 1477 697 1 2 3 770 4 5 6 852 7 8 9 941 * 0 # 为了产生DTMF信号，现在有很多专用芯片，5087就是其中之一，5087已广泛应用于按键式新型电话机，程控交换机等通信设备和其它电子仪器，是我国优选的通信集成电路品种。其引脚如图27。 引出端功能说明 COL1( COL4——列输入端。它们通过内部电阻Rc保持于VSS。当与一行输入相接时，该输入将呈有效逻辑电平（近似为VDD/2） ROW1( ROW4——行输入端。它们通过内部电阻RR保持于VDD。当与一行输入相接时，该输入将呈有效逻辑电平（近似为VDD/2） 图26 OSC1、OSC0——振荡器输入与输出端，通常于两端间外接3.579545MHz晶体，产生电路时钟信号。 MUTE——静默输出。当无按键输入时，该CMOS输出端为VSS电平，当有一按键输入时，该端呈现VDD电平。其输出状态与INHST无关。 XMTR——发送转换开关。它实际是集电极接于VDD的双极型晶体管之发射极输出，若无按键输入时，该输出保持在VDD电平；若有一按键输入时，该端呈高阻态，其状态于INTST无关。 INHST——单音禁止输入。该端通过内部上拉电阻接于VDD。若INHST悬空或接至VDD，电路可产生单音或DTMF信号，若INTST输入VSS电平，则电路只会产生DTMF信号，而禁止出现单音。 DTM F——DTM F信号输出端。它实际是集电极接于VDD的NPN晶体管之发射极输出。行和列单音经运放相加与稳幅后，加到晶体管的基极，经驱动而输出。 5087的应用电路如图27。当按单键时，产生DTMF信号；当同时按同一列，或同一行的多个键时产生该行或该列所对应的单音信号；当同时按不同行不同列的两键时，不产生信号。 由于5087是通过将3.58MHz的晶振信号进行不同分频而得到不同的DTMF信号，所以产生的信号频率和表2的理论值有一点误差。 图27 （二）、MT8870组成的DTMF解码电路 MT8870是MITEL公司生产的DTMF接收器，主要用于程控交换机、键控电话系统、无线通信及遥控等领域。 1、电路的基本特性为： 1） 提供DTMF信号分离滤波和译码功能，输出相应16种DTMF频率组合的4位并行二进码。 2） 可外接3.58MHz 晶体，与内含振荡器产生基准频率信号。 3） 具有抑制拨号音和模拟信号输入增益可调能力。 4） 二进码为三态输出 图28 MT8870引脚 5） 提供基准电压（VDD/2）输出 6） 电源：+5V 7） 功耗：15mW 8） 工艺：CMOS 9） 封装：DIP—18PIN 2、引出端符号说明（图28）： IN+、IN- 运放同、反相输入，模拟信号或DTMF信号从此端输入。 FB 运放输出，外接反馈电阻可调节输入放大器的增益。 VREF 基准电压（VDD/2）输出。 IC 内部连接点，应接至VSS。 OSCI 、OSCO 振荡器输入、输出，外接3.58MHz晶体。 EN 为“1”时数据允许输出， 为“0”时禁止输出。 D01 ~ D04 数据输出。 CID 当一有效单音对被 接收时为“1”。 ECO 检测出一可识别的 单音时为：“1”。 CI/GTO 控制输入/时间监测 输出。 VDD 正电源 DSS 负电源（地） 3、典型应用（DTMF接收器） 如图29 图29 MT8870典型应用 当输入某个DTMF编码信号（即按键盘的某个键）时，8870的数据输出端D01-D04就输出相应的二进制码，同时其15脚（CID）输出高电平。即每按一次键，CID就输出一个正脉冲可作为百、十、个位选择电路的CP信号 （三）、4017组成的百、十、个位选择电路 当按第一次键时，8870的D01-D04输出的BCD码应锁存到“百”位的锁存器，二、三次则分别锁存到到“十”、“个”位锁存器。 （四）由74LS175（或CD40175）组成的锁存器 74LS175（或CD40175）是四重上升沿D触发器（有公共清零端），真值表如下（每个触发器）： 输 入 输 出 CR CP D Q L X X L H ↑ H H H ↑ L L H L X QO 三片74LS175（或CD40175）分别为“百”、“十”、“个”位锁存器。每片74LS175含有4个D触发器（D1~D4），分别对应BCD码的1，2，4，8位。三片的D1端应都接到MT 8870的D01输出端，D2、D3、D4也类似。4017的“1”、“2”、“3”输出端（即2、4、7脚）的输出信号分别作为三片74LS175的CP信号。这样，当清零（对4017）后，8870再顺序输出三个数字（如：3，4，5），则相应的二进码（0011，0100，0101）就锁存在三片74LS175的输出端。74LS175（或CD40175）引脚见图30 图30 74LS175（或CD40175）引脚 图31 CD4560引脚 （五）、由CD4560组成的加法器 CD4560的引脚如图31，其是BCD码加法器，真值表如下： S=A+B+CI ，CI 是进位输入，CO是进位输出。 输 入 输 出 备 注 A4 A3 A2 A1 B4 B3 B2 B1 CI CO S4 S3 S2 S1 0 1 0 0 0 0 1 1 1 0 1 0 0 0 4+3+1=8 0 1 1 1 0 1 0 0 0 1 0 0 0 1 7+4=11 1 1 0 0 1 1 0 0 1 1 1 1 0 0 9+9+1=19 三片74LS175的输出信号（如：3，4，5）输入到加法器（三片4560）A输入端，和固定中频数值465（由B输入端固定输入）相加后的和的数值（如：8，1，0）就作为4522的置数信号。即这时锁相环输出的是810KHz的方波，作为本振信号。由于CD4046的VDD由9V改为5V，其VCO的输出可能达不到810KHz，则应将其6、7脚之间的电容变小（如27Pf）。 （六）、由MC1496组成的混频电路 混频电路如图32，输入信号Us的幅度为15mV 图32 混频电路（MC1496）调试步骤： （1） 465KHz谐振回路调整 Us开路，电位器W旋到任一极端位置，示波器探头（X10档）测1496（12）脚，UL为约200mVp-p的465KHz附近的正弦信号，微调UL的频率，观察LC回路的选频作用，其中心频率应为465KHz。如不是465KHz，则固定UL的频率为465KHz，调线圈的磁芯，使（12）脚输出信号的幅度最大，即可。 （2） 平衡电位器的调整 在步骤（1）的基础上，调电位器W，使（12）脚输出信号的幅度为零。 根据上述工作原理、方框图，自己设计、搭接具体电路，所有电源都用5V。数字调谐电路实验最终要求： （1）如顺序按“1”、“2”、“3”三键（按键前应让4017清零），当信号发生器输出123KHz，15mV的正弦波（即Us）时，，则用示波器在1496的（12）脚可看到很大幅度的465KHz的中频信号UI，而当Us为其他频率时应基本没有中频信号输出。但当Us为1053KHz时，却同样有很大幅度的中频信号输出，这是什么现象？而且要求4017“上电清零”。 （2）当三个键中包含“0”（如1，0，2或1，3，0）时，也能正常工作。 三、PLL调频（FM）解调 如图33，4046 B组成FM信号形成电路。4046A组成PLL式FM解调电路。只要处于锁定状态，4046A（10）脚就输出叠加有一定载波成分的调制信号。经有源LPF滤去载波成分就可解出调制信号。 实验步骤： 1． 测由运放324组成的有源LPF的截止频率f’（输入信号应加在10μ电容左侧，但又不能加到4046A（10）脚。应调节输入信号幅度使输出信号在低频时也不被限幅）； 2． 4046A(14)接地，测其中心频率fo（应断开4046B(4)） 3． 调4046B(4)的VCO频率至4046A的fo ; 4． 4046B(4)接4046A(14)，观察锁定波形； 加入Vi（100Hz(1KHz的正弦波）观察并画出Vi、4046A(10)及Vo的波形。 图33 四、锁相式双音多频信号（DTMF）解码器 双音多频（DTMF）信号解码有多种方法，如前面实验中用8870专用芯片来解码，本实验是利用具有很高频率选择性的锁相环集成电路LM567来完成。每当输入端收到某一键所对应的一对频率时，就输出一个表示该键的脉冲。 图34表示解码用的LM567锁相环集成电路的方框图。 图35 图34 R1C1决定振荡器的中心频率；R2C2是环路滤波器，其中C2可在外部调整，改变其通频带。当环路锁定时，鉴相器II有一脉冲输出，经放大器II放大后由（8）脚输出低电平。当环路失锁时，（8）脚输出高电平。 图35为用LM567进行单一频率检测电路。如567的中心频率为fo , 当ui中包含有fo成分时环路锁定，（8）输出低电平，否则高电平。 DTMF信号解码通常是由两个分别调谐于两个输入频率的锁相环路成对运用来完成，如图36所示。当输入信号同时包含两个频率时，或门可输出“0”。 图37是一个具有公共输入信号的按纽音调解码器，用以解调6组DTMF信号。电路中用 图36 5个锁相环路，分别调谐于 不同频率。电路的功能是能 检测出输入信号是由五个频 率中的哪两个频率组成，并 驱动6个或非门产生表示6 个数字的输出信号。（如用7 个LM567和12个或非门则 可解调12个DTMF信号。） 实验步骤： 1） 567捕捉带测试：电路如 图35。调W，让(5)脚的频率 为1000Hz，Vin=100mVrms （用数字电压表测），测出捕 捉范围。 2） DTMF信号发生器。电 路如图27。用示波器观察单 音信号和双音信号（按双键 和单键），并用频率计测7个 单音信号频率。为防止DTMF 信号幅度太大，5087的输出 端应改接为如图38的分压器 3） DTMF信号的解码（PL L法），电路如图37所示， 6路输出对应键盘的1、2、3、 4、5、6键。5块567中2块调 谐于低频群，3块调谐于高频群。 或非门用CD4001，每个或 非门的输出端接一个如图 图37 39的跟随器。最终应做到 按键盘中的某个键时则对 应的发光二极管就亮起来 图38 图39 附录1 4001的引脚同4011，只是门不同， 4011是与非门，4001是或非门。 附录2 LPF编号及元件值 a b c R1 100K 100K 750K R2 510Ω 5K1 75K C 4n7 47n 470n 附录3 <<电子系统设计>>硬件部分的搭接、调试和故障分析注意事项 一、搭接电路 1、总体布局 在面包板上搭接电路系统时，一般以集成电路为中心，所以安放集成电路时，就要有整体的考虑，应尽量让信号的流向合理，接线尽量短。 2、要充分利用面包板上的电源条做电源线 利用面包板上的电源条，将所有的+电源线都连成网，所有的地线（公共端）也都连成网 。+电源线尽量用红线，接地线用兰、黑等深色线，而且尽量用短线。电源和地之间一定要接一个大电解电容作滤波用。 3、一个单元电路搭接好后应马上检验该电路 一个系统一般是由多个单元电路组成。搭接电路时，每搭接好一个单元电路后，一定要先试验检测一下，确认正常后再搭后面的电路。否则当一个电路的输出信号不正常时，就不能确定是本级电路问题还是后级电路问题，因为后级电路就是前级电路负载。 4、数据线应尽量用不同颜色线表示不同位，而同一位尽量用相同颜色线 5、使用CMOS器件注意事项 CMOS电路（CD40XX、CD45XX系列）的输入端（如CP）和控制端如（EN、 RESET等）是不能悬空的。因为它们是MOS管的栅极，对地电阻几乎是无穷大，如有感应电荷就泄放不掉。其电位相当高电平还是低电平是不一定的，器件的工作就可能不正常。 二、调试电路 1.首先检验使用的仪器是否正常 示波器可利用机上的测试信号进行检验，或和信号发生器配合起来进行检验。 万用表的欧姆档可用短路检验；直流电压档可和直流稳压电源配合检验；交流电压档可和信号发生器配合检验，但要注意万用表的频率范围 2.要考虑到仪器对电路的影响 当用仪器对电路进行测试时，一定要考虑到仪器的输入阻抗可能对电路的影响。 示波器的探头打在X1档时，示波器的输入电阻约为1MΩ，输入电容约为30Pf左右；打在X10档时，示波器的输入电阻约为10MΩ，输入电容约为几Pf。显然打在X10档时，示波器的输入阻抗对电路的影响要小得多。 频率计为了提高抗高频干扰的能力，其输入阻抗不是太高。在测带载能力差的器件（如CD4046）的输出信号频率时，为了减小频率计对被测电路的影响，在频率计输入端应串一个电阻（约10kΩ），或选用高阻抗输入方式。但这时抗高频干扰的能力会变差。 三、故障的分析和排除 1、当电路的输出不正常时，应检查 （1）接线是否正确； （2）电源电压是否正确，应直接量IC的引脚； （3）输入信号是否正确。 2、对数字电路的CP信号一定要注意和电源电压的匹配。 如CMOS器件，其输入信号应为低电平为地电平，高电平接近VDD的方波信号，如下图（上），其高低电平不能超过器件电源的正负电平。不能用直流电平为0的交流方波信号，如下图（下）。 � EMBED Equation.3 ��� PAGE 4 _1091958994.unknown _1091959097.unknown _1091959145.unknown _1091601769.unknown _1091445703.unknown