计算机组成原理20套题及答案题14

研究生入学试卷十四 一.填空题（每小题3分，共18分）。 1.内部总线是指A.___内部连接各逻辑部件的一组B.___，它用C.___或D.___来实现。 2.存储器的读出时间通常称为A.___，它定义为B.___.为便于读写控制，存储器 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 时写入时间和读出时间相等，但事实上写入时间C.___读出时间。 3.形成操作数地址的方式，称为A.___方式,操作数可放在B.___寄存器，C.___寄存器，内存和指令中。 4.RISC机器一定是A.___CPU，但后者是RISC机器，奔腾CPU是B.___CPU，但奔腾机是C.___机器。 5.为了解决多个A.___同时竞争总线B.___，必须具有C.___部件。 6.IEEE1394的一个重大特点是各被连接的设备的关系是A.___的，不用B.___介入也能C.___。 二．（10分）设[x]补=x0.x0x1…xn, 求证：x=-x0 + xi2-i 三．（10分）设x = -15,y = -13,用带求补器的原码阵列乘法器求出乘积 x×y = ?并用十进制数乘法验证。 四．（11分） CPU的地址总线16根（A15—A0，A0是低位），双向数据总线16根(D15—D0)，控制总线中与主存有关的信号有MREQ (允许访存，低电平有效)，R/W(高电平读命令，低电平写命令)。主存地址空间分配如下：0—8191为系统程序区，由EPROM芯片组成，从8192起一共32K地址空间为用户程序区，最后（最大地址）4K地址空间为系统程序工作区。上述地址为十进制，按字编址。现有如下芯片： EPROM : 8K×16位（控制端仅有CS）,16位×8位 SRAM :16K×1位，2K×8位, 4K×16位， 8K×16位 请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图，注意画选片逻辑（可选用门电路及译码器）。 五．（10分）在决定一台计算机采用何种寻址方式时，总要做出各种各样的权衡，在下列每种情况下，具体的考虑是什么？ （1） 单级间接寻址方式作为一种方式，提出来的时候，硬件变址寄存器被认为是一种成本很高的方法，随LSI电路的问世，硬件成本大降，试问，现在是不是使用变址寄存器更为可取？ （2） 已知一台16位计算机配有16个通用寄存器，请问，是否有一个简单的硬件设计 规则 编码规则下载淘宝规则下载天猫规则下载麻将竞赛规则pdf麻将竞赛规则pdf ，使我们可以指定这个通用寄存器组的某些寄存器来进行20位的存储器寻址？参与这种寻址的通用寄存器该采用什么办法区分出来？ 六．（11分）假设某计算机的运算器框图如图A14.1 所示，其中ALU为16位的加法器（高电平工作），SA,SB为16位锁存器。4个通用寄存器由D触发器组成，Q端输出，其读写控制如下 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示： 读控制 写控制 R RA0 RA1 选择 W WA0 WA1 选择 1 0 0 R0 1 0 0 R0 1 0 1 R1 1 0 1 R1 1 1 0 R2 1 1 0 R2 1 1 1 R3 1 1 1 R3 0 × × 不读出 0 × × 不写入 要求：(1)设计微指令 格式 pdf格式笔记格式下载页码格式下载公文格式下载简报格式下载 (2)画出ADD,SUB两条指令微程序 流程 快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计 图. / 16位数据总线 ALU 16位/ SB→ALU 16位 SB→ALU SA LDSA SB LDSB CLR / 16位 RA0 R RA1 4个通用寄存器 WA0 W WA1 图A14.1 七．（10分） 总线的数据传送过程大到分哪几个阶段？画图说明同步定时与异步定时的优缺点. 八．（10分）有一台磁盘机，其平均寻道时间为30ms,平均旋转等待时间为10ms,数据传输率为500B/ms,磁盘机口存放着1000件，每件3000B的数据，现欲把一件件数据取走，更新后再放回原地，假设一次取出或写入所需时间为：平均寻道时间 + 平均等待时间 + 数据传送时间，另外使用CPU更新信息所需的时间为4ms,并且更新时间因输入输出操作不相重叠，试问： （1） 更新磁盘上全部数据需多少时间？ （2） 若磁盘机旋转速度和数据传输率都提高一倍，更新全部数据需多少时间？ 九．（10分）流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种类型的数据相关。 I1 ADD R1,R2,R3; (R2+R3)→R1 (1) I2 SUB R4,R1,R5; (R1-R5)→R4 I3 STA M(X),R3; (R3)→M(X),M(X)是存储器单元 （2） I4 ADD R3,R4,R5; (R4+R5)→R3 I5 MUL R3,R1,R2; (R1)×(R2)→R3 (3) I6 ADD R3,R4,R5; (R4+R5)→R3 读选择 写选择 _1032876811.unknown