下载

1下载券

加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 高速PCB_PDF_第5章 连接器、封装和过孔

高速PCB_PDF_第5章 连接器、封装和过孔.pdf

高速PCB_PDF_第5章 连接器、封装和过孔

xiao_20141220
2010-08-19 0人阅读 举报 0 0 暂无简介

简介:本文档为《高速PCB_PDF_第5章 连接器、封装和过孔pdf》,可适用于IT/计算机领域

中国PCB技术网翻译整理freesky、夹湾沟、阿鸣第四章连接器、封装和过孔前面讨论了很多内容基本上涉及了有关PCB板的绝大部分相关的知识。第二章探讨了传输线的基本原理第三章探讨了串扰在第四章里我们阐述了许多在现代设计中必须关注的非理想互连的问题。对于信号从驱动端引脚到接收端引脚的电气路径的相关问题我们已经做了一些探究然而对于硅芯片即处于封装内部的IC来说其信号传输通常要通过过孔和连接器来进行对这样的情况我们该如何处理?在本章中我们将通过对封装、过孔和连接器的研究阐述其原理从而指导大家在设计的时候对整个电气路径进行完整地分析即从驱动端内部IC芯片的焊盘到接受器IC芯片的焊盘。过孔为了让PCB的各层之间或者元器件和走线之间实现电气连接需要在PCB板上钻一些具有导电特性的小孔这就被称为过孔。它包括筒状孔壁(Barrel)、焊盘(pad)和反焊盘(antipad)。过孔的筒状孔壁是为了保证PCB各层之间的电气连接而对钻孔进行填充的导电材料焊盘的作用把孔壁和元件或者走线相连反焊盘就是指过孔焊盘和周围不需要进行连接的金属之间的间隔。最普通的过孔类型是通孔之所以把它称为通孔是因为它穿过PCB板上的所有层孔中间填入焊料任何一个层都可以通过焊盘进行必要的电气连接。此外还有些特殊类型的过孔比如盲孔、埋孔和微型孔等等这些主要应用于多芯片模组(MCMs)和其它先进的PCB中。图描述了一个典型的通孔和它的等效电路可以注意到:过孔的焊盘和筒状孔壁在第一层和第二层连接了外部走线而第三层没有连接。盲孔和埋孔的结构和通孔有一些区别但因为通孔是目前为止在工业中应用最普遍所以我们这里主要讨论通孔的情况。图:一个通孔的等效电路从上图可以看到过孔的模型是一个简单的π型网络。电容代表过孔焊盘在第一层和第二层的电容。串联电感代表过筒状孔壁的特性。由于过孔的结构很小它们就可以建立为集总元件的模型。当然当过孔的延迟大于十分之一的信号上生时间时这种假设将不再成立。过孔的电容效应对于信号的主要影响就是延缓信号的边沿速率特别是需要通过几个过孔的时候这样的效应更加明显。过孔对信号边沿的影响大小可以通过检测信号从容性负载上传输后的劣化(degradation)程度来估算具体可以参见本章公式中的描述。此外如果几个连续的过孔放置的距离很近将会降低传输线的特征阻抗这个问题会在部分做详细解释。过孔焊盘的近似容值为:JohnsonandGraham,中国PCB技术网翻译整理freesky、夹湾沟、阿鸣()上式中D是过孔反焊盘的直径D是过孔焊盘的直径T是PCB的厚度εr是相对介电常数。典型的一个通孔的总电容大概是pF。应当注意是对于图中所描述的过孔模型这里假设了每个焊盘的电容占过孔总等效电容的一半。对于数字电路设计者来说过孔的电感通常比电容更重要。过孔会对系统增加一定量的串联电感从而降低信号完整性使去耦电容的效果减弱。过孔的电感特性可以用图所示模型中的串联电感来表征近似计算为:JohnsonandGraham,()式中h是过孔长度d是筒状孔壁的直径。连接器连接器是用作PCB板之间相互连接的器件。随着信号速率的提高连接器的设计也变的愈加困难。关于高速连接器设计的一个很好的例子就是计算机系统中插槽(slot)的设计它就是用来连接Pentium处理器和主板的连接器。另外一个更加先进的例子是RIMM(RambusInlineMemoryModule)连接器RIMM的工作速率达到了兆每秒。因为连接器的几何结构通常是很复杂的如果不借助于两维或者是三维空间的场解析器或者是测试想精确计算其等效的寄生参数几乎是不可能的。当然在设计中通过调用一阶近似的模型我们也能从中学习到连接器的基本效应并理解它是如何影响系统的性能。在这一部分中我们将通过对基本问题的分析得出一些特性规律对于设计和建模高速连接器来说是非常重要的。我们探讨的主题主要可以分为:连接器的串扰、串联寄生因素以及电流回路电感等。图所示的是一个概念性的模型用来演示连接器对于信号完整性的若干不利影响。图:PCB连接器的一个实例中国PCB技术网翻译整理freesky、夹湾沟、阿鸣串联电感连接器最基本的影响是给电路增加了一定的串联电感我们可以利用计算简单直线电感的公式来对这个串联电感值进行一阶估算。下面两个公式分别是圆形和矩形导线的串联电感近似计算表达式:Poon,()()式中μ是自由空间的磁导率l是导线长度r是导线半径(圆形导线)p是导线周长(矩形导线)。应该注意的是长度是寄生串联电感的主要原因如果导线截面的尺寸和其长度相比要小得多的话则导体的形状对于寄生电感影响并不显著。并联(shunt)电容虽然并联互容也是连接器设计中需要考虑的一个比较重要的因素但是在初期的连接器性能评估中通常可以忽略。这个电容对于系统主要的影响是能降低系统的边沿速率。需要注意的是这个外加的电容有时也能被利用来降低连接器处的阻抗不连续它能降低引脚的有效阻抗。因此在做仿真分析的时候必须仔细、严谨以保证设计的合理性。通过使用比较宽的焊盘或者加一个小薄片或者加宽连接器的引脚等方法都可以增大这个额外电容。但要提醒的是如果没有两维或者三维的工具模拟或者进行实验室测量要想评估这个电容的影响是非常困难的。连接器串扰串扰对于连接器性能的影响也很大。通常情况下互感比互容的影响更大因此在一阶的近似中互容的影响通常可以忽略。如果需要更加精确的模拟二维和三维的仿真器或者通过测试可以比较精确得反应连接器之间的相互耦合寄生效应。连接器的两个引脚之间产生的互感可以用如下的表达式近似计算Poon,:(a)(b)式中µ是自由空间的磁导率l是长度s是导体之间的中心距。可以注意到连接器之间的互感和导体的横截面及形状基本无关。连接器引脚之间感性耦合场的效应观察图中的连接器从本质上讲连接器的那些引脚形成了一个耦合电感网络。由于这种研究问题的方便我们考察三个驱动源一个电源引脚一个接地引脚。目标是驱动的走线。在引脚上总的感应电压是由于其本身以及引脚和引脚的电流变化引起的:中国PCB技术网翻译整理freesky、夹湾沟、阿鸣()式中İn代表dIndt。假设每个缓冲器的电流和边沿速率是相同的可以构建单线的等效模型来做简化分析(相关部分参见节):()()从公式()到()表明了多位同时开关的信号在通过连接器的时候将如何产生感性噪声从而导致一系列取决于数据流模式的信号完整性问题。而电源和地引脚上感应噪声的影响常常被忽略。考虑图所示电路。这是标准的GTL总线结构。当开关输出为低电平的时候N型管打开P型管关闭而输出高电平时N关闭P打开就是在这样相反的开关过程中实现信号的高Figure:驱动器开关输出低电平时连接器上的回路电流速转换。我们现在考虑当总线被N型管拉到低电平时电流会发生什么变化。电流从Vtt引出流经传输线信号引脚通过N型器件接着流经地层接地引脚最后回到Vtt源。这个过程就是图中描述的电流回路路径。由于瞬变电流将流经接地引脚那就将给系统引入一定的感性噪声Lgndİ因此在分析中也需要考虑地回路上存在的电感。这种影响在几个缓冲器共享同一个接地引脚的情况下尤其显著如图所示。在这种特殊的情况下由于三倍大的电流将流经同一个接地引脚因而被引入系统的噪声为Lgndİ。当瞬变电流流经电源引脚时也会产生相同的效应。所以在总线设计中我们要注意了解其特殊的电流回路情况这样才能在设计连接器的时候正确地考虑瞬变电流流经电源和地引脚所产生的效应。GTL和CMOS总线设计中的不同的电流回路情况以及它们对于信号的影响将在第六章中详细探讨。总而言之对于电流回路的理解是必需的掌握了这个理论之后才能实现连接器的优化设计。中国PCB技术网翻译整理freesky、夹湾沟、阿鸣Figure:拥有几个驱动器的连接器的回路电流。如图和图所示我们暂时假设回路电流将全部流经同一个接地引脚。参考图可以得出电感在回流路径的影响。图a表示三个信号引脚感性耦合到一个地回路引脚上。注意通过三根信号传输线的所有电流都必须通过这个唯一的地引脚回流。图b显示了地回路引脚的影响已经对代表信号路径的感应器模型做了修正计入了感性地回路的效应。图a所示系统的响应情况可以通过如下一系列的公式来描述:()是给定的简化模型中的电压。公式()的结果还可以很容易扩展到包含N个导体且共用同一个信号地回路的系统:()图b中所示的电压可以用下式表示:()注意:回路的等效电感可以简单地通过信号引脚电感加上地回路电感减去互感来计算。中国PCB技术网翻译整理freesky、夹湾沟、阿鸣Figure:回路电感合并到信号导体中:(a)三个信号感性耦合到同一个接地回路引脚上(b)地回路引脚的影响。应当注意到上面的公式应用仅仅对互耦的一系列引脚有效。总的回路电感将随着到相应的信号引脚之间的距离增大而增加在回路很长或者总回路电感远大于Lgg等不同假设条件的情况下要分别独立建模。总的回路电感是引脚的本身电感和地回路上的电感之和。电流回路所包含的区域越大则电感就越大。比如在图中回路A的总电感最大回路C的总电感最小。由于接地引脚流出的电流最终一定会流回到电源而电源将把这个电流提供给驱动器因此无论信号的回流是通过电源还是地都必须同时保证电源和地的低电感从而将感性噪声尽可能降低。一个常用的方法就是增加电源和地引脚的数目这样就能降低回路的电感在上面的公式中这样做能有效地减少Lgg。此外还有一个经常用最佳的设计方案是把电源引脚和接地引脚相邻放置因为电流方向相反这样就可以利用它们之间的互感效应进一步减少总电感。EMI(电磁干扰)一个比较差的连接器设计会带来的另外一个不利影响就是增加了EMI辐射关于EMI的问题将会在第章中详细阐述。如图所示的大面积电流环路通过第章的分析可以得出电磁辐射能量的大小正比于回路的面积。由于连接器增加了地回路和信号回路的电感因而同样会产生同步开关噪声的问题这部分将在第章中详细讨论。连接器设计的准则基于前面的分析我们可以得到一些基本的连接器设计准则。最显而易见的一点就是最小化连接器引脚的物理长度来减少总的串联电感其次要尽量保证电源、地引脚的数目和信号引脚数目的比例达到最大这样可以降低电源和地引脚的电感效应放置电源引脚和接地引脚的原则也是使电流环路最小继而可以减少连接器处的电磁辐射每个信号引脚都需要尽可能靠近电源引脚或者地引脚放置。应当注意的是如果相当一部分比例的信号是以差分形式通过连接器那么刚才列举的几条设计准则就需要相应得调整。例如对于主要针对差分信号设计的连接器或者封装来说电源和接地引脚的数目将远少于相近的单端系统。而且有时差分信号可能是大量成组布线的中间不需要电源和接地引脚进行隔离。通过上面的讨论我们可以得到如下几点结论:.由于信号引脚和电流回路引脚的互耦能够减少总电感那么最理想的方法就是直接让每个信号引脚和电流回路引脚紧密耦合(通过相邻位置靠近放置的方式实现)。总线的类型和结构将决定是否每个信号引脚都应当同时和电源、地引脚耦合还是只需和接地或者电源引脚的中国PCB技术网翻译整理freesky、夹湾沟、阿鸣其中一个进行耦合。第章中我们会讨论到如何判断信号回路电流在哪里流动。如果回路电流正在流经地平面层那么信号引脚就应当和接地引脚进行互耦如果回路电流正在流经电源层则信号引脚就应当和电源引脚进行互耦如果回路电流正在同时流经接地和电源层那么如果可能的话每个信号引脚都应当同时和电源及地引脚进行耦合。.电源和接地引脚应当相邻放置以尽量减小电源和地回路上的电感。.在连接器设计中通常比较理想的方案把电源引脚数和信号引脚数的比值以及接地引脚数和信号引脚数的比值均设计为大于等于这样可以把总的回路电感降到最低。而在差分系统中这点可能不是主要的影响因素。.通常使用尽可能短的连接器以降低电感效应和阻抗不连续性。.有时也可以通过增大连接器的引脚电容来降低阻抗减小阻抗的不连续性。实现的方法可以是加宽连接器的引脚或者在PCB上加一些铜箔片。.连接器电容将延缓信号的边沿速率。大拇指规则:连接器设计ƒ保证连接器引脚的长度最短。ƒ将电源和接地引脚数对信号引脚数目的比设计为最大。如果可能的话这些比例的最小值应该是。ƒ每个信号引脚应当尽可能的靠近电流回路引脚。ƒ电源引脚应当靠近接地引脚。ƒ例:选择连接器引脚模式图描述了一个位连接器的几种引脚分布方案。为了让这个例子起到更好的说明作用我们假设回路电流将等量地通过电源和接地引脚返回。对于方案(a)由于电源引脚和接地引脚距离Figure:假设回路电流通过电源和接地引脚返回的位连接器的几种引脚分布方案:(a)差的(b)改进的(c)二次改进的(d)最佳的G,接地引脚P,电源引脚S,信号引脚。中国PCB技术网翻译整理freesky、夹湾沟、阿鸣信号很远所以它的性能是最差的。这种引脚分布方案中八个信号引脚中的电流都必须通过同一个电源和接地引脚回流回路距离很大这将使得电源和地回路产生最大的感性噪声。而且由于电源引脚和接地引脚距离信号引脚很远大面积的回路加剧了EMI和串联电感。最后一点由于所有的信号引脚相邻放置引脚之间的串扰噪声很显著这将恶化信号的完整性。这种引脚分布方式的唯一优点就是将连接器物理尺寸做的很小同时降低了生产的成本。方案(b)在方案(a)的基础上做了改进将电源和接地引脚靠近了信号引脚。而且电源和接地引脚数目增多也能降低回路的电感和保证较好的电源分配。由于信号对之间有电源和接地引脚的屏蔽信号引脚之间的串扰也降低了。然而在信号引脚对中的两个信号之间的串扰还是非常高的因此这种方案是针对位差分总线的理想方案。可以注意到:连接器尺寸已经比方案(a)增加了。方案(c)做了进一步的改进。可以看到电源引脚和接地引脚把所有的信号引脚都间隔开了这样就尽可能减小了通过电源和接地引脚的回路电感。此外中间的电源、地引脚能起到屏蔽作用很大程度上减少了信号引脚之间的串扰。然而大家也注意到和方案(a)相比连接器的尺寸已经增大了。如果仅仅从性能的角度上看方案(d)则是最佳的选择(前提是假设回流等量通过电源和地引脚返回)。电源引脚和接地引脚包围着每一个信号引脚。同时电源和接地引脚总是彼此相邻放置而且电源接地引脚数对信号引脚数之比为:。这些措施大大降低了电源和接地引脚的回路电感并为信号引脚之间提供了更好的屏蔽把EMI的影响降低到最小。方案(d)的最明显缺点就是它的尺寸达到了方案(a)的倍。这个例子表明对于连接器设计来说要想性能越好就需要越大的物理尺寸这也势必会影响到成本。所以设计者必须很小心谨慎尽量在性能要求和这些实际约束中取得平衡。芯片封装芯片封装对于IC来说就是一个外包装。它可以为芯片电路和系统之间的互连提供必需的机械、热、电气连接等方面的功能芯片封装的种类有很多种它随着系统和电路结构的不同而相应变化。不同的芯片封装类型还在不断的推陈出新因此我们不可能讨论到现有的所有芯片封装类型。在本节中我们将集中精力讨论几乎所有的芯片封装都存在的共同的问题以及适合于任何封装形式的建模方案。芯片封装的设计需要针对总线的类型进行优化这里我们将对封装设计中某些能影响性能的基本属性进行探究既包含点对点总线(比如PC上的AGPadvancedgraphicsport)也包括多负载总线(比如PC上不至连接一个处理器的GTL前端总线)。封装的大致分类从物理属性上芯片的封装主要可以分为三部分:晶元(die)和封装基板的连接封装基板上的电气连接以及芯片封装和系统PCB的连接。晶元和封装基板的连接图描述了晶元连接到封装基板两种最常见的方法。当然还存在很多别的技术但是这两种是到目前为止最具普遍性的。首先我们讨论通过打金线(wirebond也称绑定线)实现晶元和封装互连的方式这是应用最广泛的一种技术。金线是一根很细的导线通常要求直径只有mil而相比较而言我们的头发直径大概是mil。打金线的方式最主要的影响是增加了串联电感。金线的中国PCB技术网翻译整理freesky、夹湾沟、阿鸣长度通常从mil到mil不等因为金线并不很长在建模的时候通常可以把它看成是一个分立的电感元件。有好几种方法可以获取一根金线的等效电感。前面给出的公式可以用作电感的快速近似计算不过精确的电感计算还需要考虑到金线的弧形结构以及相临近的地平面的影响。如果图:晶元封装的常见方法:(a)打金线(b)倒装图:对弧形金线的建模附近不存在地或者电源层公式()就能做一个很好的近似。但如果金线平面层正上方通过就必须要考虑到金线的弧度以及距离地或者电源层的高度。图描述了处理这种情况时的一种最好的方法。在这个特殊的例子中把金线分割为段。对于第一段A可以粗略认为金线是垂直于参考平面层因此参考层对其电感的影响最小电感值可以使用公式()来计算。B段部分可以粗略认为是平行于参考层并且近似高度为H这样就可以利用存在参考层情况下的直导线的电感计算公式计算其电感LBJohnsonandGraham,:中国PCB技术网翻译整理freesky、夹湾沟、阿鸣()式中l是长度基本单位是英寸h是距离参考层的高度d是金丝直径。LC段的计算和B部分一样只是距离参考层的高度为H。LD则仍然使用公式()来计算因为它也是基本上垂直于参考层。为了提高准确性我们通常不通过上述的公式而是使用一个两维的仿真器来进行电感计算。如果使用一个三维的仿真器则能提供更加精确的计算结果但是由于封装中的每根金线都可能有不同的弧度不值得我们花那么大的精力。事实表明要想很准确地评估封装系统中每根金线的物理特性是不可能的即便是通过三维仿真器得到一些更加精确的电感值也不一定是完全可信的。金线也同时还会产生大量的串扰根据数据位模式的不同产生电磁感应的大小也不同另外还引起地回流路径的问题这些可以通过公式()到()来分析。如果金线没有参考平面就可以使用公式()估算两根金线之间的互感。否则就需要用到下面的公式来估算存在参考层的金线间的互感影响JohnsonandGraham,:()式中L是两根金丝的自感s是金线的中心距h是距离参考层的高度。当然为了获得最精确的结果必须使用场仿真器来分析。而且金线也会产生railcollapse和同步开关噪声等问题这将在第章中讨论。虽然使用打金线的互连方式导致了较大的电感降低了信号完整性但是它也有一些优点:成本低结构简单可以调整金线焊盘的位置以及基板上的走线。而且由于芯片的背部直接放置在封装基板上使得芯片能够与封装进行最大面积的接触这非常有利于芯片的散热。另外使用打金线的封装方式时IO的数目受到晶元周长的限制所以只要增大晶元的面积就可以容纳更多的IO数目。接下来我们分析一下倒装技术。基本上从电气性能的角度上可以说这种方式是最理想的。倒装芯片的互连是通过在晶元焊盘上的焊锡球来实现的。芯片正面朝下放置在封装基板上通过回流焊将晶元和封装基板上的引脚焊盘连接在一起。如图所示晶元的焊盘将直接连接到封装基板的互连引脚上。倒装技术有时候也被称为“自对准(selfaligning)”其机理是当焊料通过回流炉加热的时候焊锡球的表面张力将会拉动晶元芯片和封装基板上的焊盘自动对齐。采用倒装互连结构的串联电感要比传统打金线方式低很多其典型的电感值大概为nH在数量级上比打金线的结构要小。而且在倒装互连中可以忽略串扰的影响。对于倒装封装的芯片来说IC的焊盘可以遍布在晶元的整个表面而不仅仅是外围边缘因而当需要设计大量的IO焊盘数目时这将有利于减小芯片的尺寸。然而采用倒装工艺的封装在机械性能和导热性能的表现则不是很好。芯片和封装基板的热膨胀系数必须接近否则当芯片工作后变热它和封装外壳的膨胀系数不同就会导致焊接部位受到牵拉应力而断裂。此外要想把芯片准确地贴装到不大的焊盘上由于空间自由度不高所以允许的装配公差就很小。对于倒装的封装来说降温相对来说也会更加困难。因为从结构上看晶元是通过焊锡球支撑而悬于封装基板上的这将在很大程度上减少热传导的途径从而增加了散热解决方案的成本。表对打金线和倒装两种技术做了比较。表:打金线和倒装技术的比较中国PCB技术网翻译整理freesky、夹湾沟、阿鸣串联电感(nH)最小中心距(mils)IO放置降温打金线––只能在四周容易倒装–整个表面困难封装基板上的信号走线封装内部的信号走线分成两类:阻抗受控和非阻抗受控。高速数字设计一般都需要使用阻抗受控的封装。阻抗受控的封装基板通常也是一块微型的多层PCB板具有电源和地层中心部位用来放置晶元裸片晶元通常使用倒装的技术进行键合但有的时候也会用很短的打金线方式进行连接然后用比较细的传输线将信号引至封装与系统PCB相连接的地方。阻抗受控的封装成本上要比阻抗不受控的封装高很多但是它可以承受更高的工作频率。阻抗不受控的封装通常使用打金线的方式直接把芯片的焊盘和封装的外框输出引脚相连然后再焊接到系统PCB上。可想而知这样的方式将会带来很高的串联电感从而破坏信号完整性。图给出了一些普通的阻抗受控和非阻抗受控封装的例子。图:非阻抗控制封装(a)和阻抗受控封装(b)的对比封装到系统PCB的连接封装到系统PCB的连接有很多种方法。图就描述其中的两种比较流行的方法一种是引脚框架式(非阻抗受控的例子)另外一种是个针脚阵列(PGApingridarray)形式(阻抗受控的例子)。引脚框架简单的说就是集成在封装内部的一个金属架构能为金线焊盘和系统PCB之间提供电气连接。它既可以采用通孔装配也可以采用表贴安装到PCB上。通孔装配是指在PCB上钻孔然后在这个通孔中插入框架的引脚最后用回流焊锡固定表面贴装则是指把框架引脚直接焊接到中国PCB技术网翻译整理freesky、夹湾沟、阿鸣PCB表面的焊盘上。针脚阵列结构(PGA)的特征就是成阵列排布的引脚从封装的底部延伸出来。比较典型的例子就是PentiumCPU芯片的陶瓷封装为了插拔和移动的方便PGA封状结构的芯片通常都会和一个插槽底座配合使用。此外还有很多其他种类的封装技术。例如ballgridarray(BGA)它通过一个锡球阵列连接到系统PCB(可以看作是放大型的倒装锡球)还有landgridarray(LGA)等等。有时在一个封装内部还可以包含两个晶元颗粒。我们这本书中没有讨论芯片封装的详细分类如果要总体了解芯片封装的内容可以参考著作PrintedCircuitsHandbook的第二章节Coombs,。封装结构的建模已经了解了关于封装各部分的基本知识现在我们来探讨一下如何建立封装的模型。暂时先集中讨论信号走线相关的建模在第章中将讨论关于芯片电源回路的建模情况。前面已经提到过对封装进行建模最精确的方法就是使用场仿真器。根据不同的结构决定是否需要进行全波三维分析如果主要做平面设计通常一个二维仿真器就足够了。读者要记住这里讨论的内容将用到前面章节中所学习的建模知识。.检查封装的每个部分决定建立模型需要的基本元素。.用场仿真器来计算每一段的寄生效应。对于每一组需要考虑三到五根线以保证能包含所有的串扰影响。.给每一部分创建分布参数模型以保证系统在最高的频率和最快的边沿速率下都能够正常工作。如果可能的话使用通用的仿真器元素比如HSPICE的WElement用以简化模型提高精度。Example:给受控阻抗的封装创建等效电路模型我们对如图所示的阻抗受控的封装进行等效电路建模。这个比较特殊的封装使用了较短的打金线的方式来实现晶元裸片和封装基板之间的互连而且和系统PCB的连接是采用BGA球状阵列。我们通过信号传输的轨迹来确定需要对封装的哪些部分进行建模在这个例子中很明显可以分成部分:硅芯片、金线、封装基板走线、过孔、BGA焊球以及PCB上的走线。通常芯片上焊盘的电容由IO电路设计者提供它取决于最后一级输出缓冲器晶体管的门尺寸大小以及ESD(electrostaticdischarge)保护二极管的电容值。中国PCB技术网翻译整理freesky、夹湾沟、阿鸣图:封装的各部分:(a)BGA封装建模(b)晶元和封装基板的连接(c)封装基板上的走线(d)封装到PCB的连接。晶元裸片和封装基板的连接:从硅芯片开始观察信号的路径需要建模的第一部分就是金线组。正确的建模方法是把它们被分成两段第一段几乎是垂直于参考面而第二段大致是平行于参考面(如图b)。金线的电感就可以使用前面提到的公式来估算当然使用二维仿真器来计算每段的寄生参数将会更加准确。图b所示为金线各段的截面图。一旦金线之间产生相互影响图:例的等效电路的寄生效应就要使用公式()来计算相互之间的耦合因子K金线之间的耦合对性能的影响比较显著所以是不能忽略的。根据一般的经验规则金线的电感典型值大概是每mils为nH而其寄生电容非常小在这个建模过程中可以忽略。虽然这个模型中不包括电源和接地的金线但是我们可以用本章之前中已经讨论过的连接器部分中的电源和接地引脚的分析办法处理具体的内容将在第章中详细探讨。图的最左边部分描述了金线的等效电路在这里Cpadchip表示芯片IO电容LA和LB表示金线电感Cpadpack表示封装基板上的金线焊盘(是金线和封装基板的接触部分)。封装基板的信号走线:通常考虑三到五根相互耦合的封装基板上的信号走线就足够了因为随着线间距的增大耦合的影响会大幅度减小。当然需要注意的是对于密度很大的走线在信号传输过程中可能会对多条相邻的走线产生耦合效应。接下来比较重要的就是观察封装基板上的信号中国PCB技术网翻译整理freesky、夹湾沟、阿鸣走线决定哪些最相邻的信号可能会产生耦合效应从而在建模中必须考虑。在这个例子中我们研究的目标信号线是走线和走线因为会对信号线产生串扰影响所以也需要考虑。如图的c所示根据截面图的耦合情况这部分走线可以分成ABCD四段。在A段三根线互相耦合在B段仅仅线和线耦合在C段线和线耦合而对于D段由于线最长就没有了临近走线的耦合。对这个模型进行分析的时候必须考虑本书第章到第章中提到的所有实际的效应包括损耗。在封装设计中经常犯的一个错误就是忽略导线的损耗由于封装走线的尺寸比普通的PCB走线小很多所以更容易产生损耗效应。在图中描述封装基板走线的模型是图中间的部分。封装和PCB的连接:本例是BGA的结构。这样对性能影响最大的就是封装基板和PCB上的焊盘电容。过孔的寄生参数和焊球的电感通常都很小。我们可以使用公式()和()来估算过孔的寄生参数。焊球的电感通常在nH这个数量级左右严格计算焊球电感的方法只有使用三维仿真器或者通过测量而得知。这部分的建模如图右边所示。Cvia和Lvia是连接封装走线和锡球焊盘的过孔的寄生参数Cballpad和Lball是焊锡球和焊盘的寄生参数CballpadPCB是系统PCB上焊盘的寄生电容。例:PGA(pinGridArray)建模PGA的封装在建模的时候相对容易一些但还是需要使用全波三维仿真器才能获得最精确的结果。可以使用公式()和()比较好地估算引脚电感的近似值。为了正确地应用这些公式我们首先要详细地分析电流的路径公式中的长度是电流在引脚中流经的总长度。例如参考图Lpin应当用长度X和引脚的半径来计算Lpin使用长度X而半径使用通孔的半径之所Figure:Modelingapingridarrayattachment以使用整个孔的半径是因为回流焊的时候锡膏流进过孔里使它和引脚成为了一个实心的导体。封装的影响中国PCB技术网翻译整理freesky、夹湾沟、阿鸣封装对于系统性能的影响既取决于它的电气性能也和总线的类型有关。在本节中我们将针对点到点以及多负载的两种总线结构来讨论封装对系统性能的基本影响。而其它方面的影响比如同步开关噪声等将在第六章中讨论。点到点总线拓补为了演示封装对于点到点结构系统的性能影响我们考虑如图所示的三种情况:图:点到点总线结构中封装的影响ƒ情况:金线总长度为in(包括金线和框架引脚)的非阻抗控制封装。ƒ情况:金线总长度为in、封装基板上传输线特征阻抗为ohm的阻抗受控封装。ƒ情况:采用倒装技术、封装基板上传输线阻抗为ohm的阻抗受控封装。之所以选择这三种情况来测试是为了能简单地反映出基本的GTL总线分别在非阻抗受控封装、带打金线的阻抗受控封装和倒装的阻抗受控封装等三种不同类型下的性能表现。可以看到采用倒装互连的封装结构(情况)得到的波形最干净。由于芯片封装内部的走线特征阻抗往往要比主板的走线阻抗低(制造工艺方面的因素)所以这里选择封装走线的特征阻抗为ohm。情况和情况基本上相同除了情况是采用倒装芯片的结构因而用了一个nH的电感代替了mil的打线。可以注意到由于过多的电感导致边沿速率显著变慢这是因为电感相当于一个低通滤波器它将衰减高频分量。还可以看出感性噪声的存在降低了信号质量。最后情况反映了非阻抗受控封装的特性另外两种情况中的ohm阻抗走线被一个nh的电感替代了这个nH的电感包含框架引脚和金线总的电感。可以看出信号边沿被延缓的更加显著显而易见这个更多感性噪声存在的结果。在整个系统的仿真中得出封装电感对信号完整性和时序裕量的影响很大金线和引脚之间的串扰会根据数据传输模式而引起不同的感应值(取决于互感)它将造成边沿速率的变化以及时序裕量的降低。此外串扰和电源、地路径上的电感会导致同步开关噪声的问题第六章会详细讨论。多负载(菊花链)拓补多负载的总线结构是很普遍的两个典型的例子就是计算机系统里芯片组和多个处理器之间的前段总线结构还有芯片组和RIMM内存模块之间的连接。图是一个多负载总线的示意框图。中国PCB技术网翻译整理freesky、夹湾沟、阿鸣芯片封装在这种总线结构上的影响主要取决于封装桩线(stub)的长度。如果封装桩线长将会产生传输线反射现象从而导致信号质量降低如果封装走线比较短它将产生滤波效应降低边沿速率同时还可能影响传输线的特征属性。图:多负载总线(前端总线)的例子处理器从总线上依次接出。封装的长桩线影响如果封装的桩线符合下面的条件就可以认为它是长线:()在这里TDstub是空载情况下封装桩线的延迟T–是信号沿的上升、下降沿时间。图显示的是一个单端驱动三负载的结构。每个电容代表接收端的电容。封装桩线长度和阻抗的影响和阻抗如下图所示。可以看到当封装桩线长度增加的时候在信号边沿就会出现阶梯传输线的有效延迟增加(有时也称为timingpushout)阶梯部分的长度取决于桩线的延迟。需要注意桩线末端的容性负载将会给桩线增加一倍于时间常数(ZoC)的有效延迟。而如果桩线的延迟比上升、下降时间小很多的时候将不会出现这样的阶梯现象。这样就得出一个有用的规则:在设计封装时封装桩线的电延迟包括接收器的电容应当小于信号的上升沿时间。中国PCB技术网翻译整理freesky、夹湾沟、阿鸣Figure:(a)电路(b)封装桩线的长度的影响X(c)桩线阻抗的影响例:计算封装长桩线的影响。使用第二章讨论的简单的方法就可以很容易地计算出长桩线系统的响应情况但是如果系统中不止一个桩线则建议通过计算机来仿真。图描述了存在一个桩线的简单系统第一次反射计算如下。整个响应过程的计算可以使用网格图的方式。朝桩线结点方向看过去的反射系数计算为:()往结点方向看过去的阻抗是桩线阻抗Zs和干线阻抗的并联。沿着桩线和第二半段干线的传输系数计算如下:()记住:电流要保持一定的总量而电压却不一定因此如果沿着桩线和第二半干线传输的电压总和大于输入的电压不要感到很惊慌。接下来算出图中在节点B的第一次反射后电压为:中国PCB技术网翻译整理freesky、夹湾沟、阿鸣接点A的第一次反射后的电压为:因为没有负载在桩线上所以反射加倍(全反射)。从图可以看出节点B处由于桩线而造成的timingpushout现象取决于两倍的桩线总延迟(信号沿着桩线传播并反射回来的时间)。图:单根长桩线的影响间隔较远的封装短桩线的影响如果封装的桩线符合下面的条件就可以认为它是短线:()在这里TDstub是空载封装的桩线的延迟T–是信号沿的上升、下降时间。当封装的桩线非常短的时候负载看上去象个电容。总电容为晶元裸片的IO电容的和桩线的电容之和。对于在传输线中间存在一个容性负载如图所示加上电容的并联等效阻抗可以计算出其响应如公式然后代入公式:中国PCB技术网翻译整理freesky、夹湾沟、阿鸣图:短的容性桩线的影响()反射和传输系数为:()()注意公式()的形式随着电容的增加对于给定频率它的传输系数下降这就产生了一个低通滤波器的效应导致高频成分被过滤。因此传输的信号通过并联电容时将会使得边沿速率变缓假设输入的是一个极快边沿速率的信号则通过短桩线之后的信号以新的边沿速率传输这个边沿大概等于倍的时间常数(的传输线阻抗和电容的乘积假设到的时间为信号上升、下降时间):(a)如附录C中描述的公式(a)假设了输入的信号边沿是一个阶跃函数。为了估算信号通过容性负载后的上升、下降时间我们可以使用公式(b)在这里Tinput是进入容性负载之前的信号边沿时间。(b)总线上的分布容性负载(短间隔)当封装的桩线长度小于信号上升时间(所以表现为容性参考公式())而且负载均匀分布在传输线上负载之间的传输延迟也小于信号的上升、下降时间的时候就体现了分布电路的效应而不是集总特性。RIMM内存模块系统就是一个很好的例子。这种负载形式将从本质上改变传输线的特性阻抗和传输速率等参数。图描述了一根传输线上分布了一些电容负载的示意图。下面的两个公式就是针对均匀容性负载总线而言来计算其等效阻抗和延迟参数。中国PCB技术网翻译整理freesky、夹湾沟、阿鸣图:分布式短桩线的影响()()这里L和C是在第二章中所描述的传输线的寄生分布参数CL是总的负载电容(封装的桩线IO)N是负载的数目X有负载分布的传输线长度。应当注意和图描述的一样容性负载对于信号的边沿来说也有显著的低通滤波的效应除了封装以外其它的一些情况下也会产生这样的影响比如间距很小的过孔和°直角走线等等。优化的引脚分配象本章节中所描述的一样选择优化的封装引脚分配方案和前面说的设计连接器引脚分布的原理是一致的。当然在封装引脚的分配方案最终确定之前为了确保其布通性对于布线的研究也是特别重要的。在某些应用中引脚和引脚之间的寄生参数匹配往往比减小总的引脚寄生参数来的更加重要。例如如果应用中引脚之间的偏移是关键考虑因素那么一个四周都有引脚的正方形封装就比一个仅仅在两个长边有引脚的长方型封装更加适合哪怕是这个长方形的封装内可能有更小的寄生参数。这就是因为在设计上正方形的封装结构能够充分利用它的形状特点保证在引脚框架的长度上误差更小这样即使正方形封装结构的引脚寄生参数可能很大但是它还会表现出很好的性能。而长方形封装的部分引脚特别是四角和中间的引脚之间会存在较大的寄生参数差别从图可以看出。如图所示可以说明。类似的原理当使用长方形封装的时候最靠近封装中间的引脚应当用来传输最高频率或者最关键的信号因为这些引脚具有最小的寄生参数。中国PCB技术网翻译整理freesky、夹湾沟、阿鸣图:封装结构例子:(a)好的引脚分配(b)位置最好的引脚具有最小的寄生参数大拇指规则:封装设计ƒ在高速设计中避免使用非阻抗受控的封装ƒ在晶元安放的时候尽量使用倒装形式或者使用尽可能短的金线来减小电感ƒ在选择电源和接地引脚的比率时应该遵循连接器设计时一样的规则ƒ封装基板的走线长度尽可能短从而减小阻抗不连续和桩线的影响ƒ在多负载总线中桩线长度经常是抑制系统性能的根源ƒ在多负载总线设计中不要使用间隔比较近的长桩线ƒ在封装设计中应当考虑由于物理结构的因素而造成的引脚和引脚之间寄生参数

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/21

高速PCB_PDF_第5章 连接器、封装和过孔

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利