数字电子技术基础(二)

null《数字电子技术基础》（第五版）教学课件 清华大学 阎石 王红《数字电子技术基础》（第五版）教学课件 清华大学 阎石 王红联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_hong@tsinghua.edu.cn 联系电话：(010)62792973第四章 组合逻辑电路第四章 组合逻辑电路null4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 任意时刻的输出仅 取决于该时刻的输入不含记忆（存储）元件null二、逻辑功能的描述 4.2.2 组合逻辑电路的 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 方法4.2.2 组合逻辑电路的设计方法一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计 设计举例：设计举例：设计一个监视交通信号灯状态的逻辑电路设计举例：设计举例：1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式 设计举例：设计举例：3. 选用小规模SSI器件 4. 化简 5. 画出逻辑图4.3 若干常用组合逻辑电路4.3 若干常用组合逻辑电路4.3.1 编码器 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 普通编码器 优先编码器一、普通编码器一、普通编码器特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器 利用无关项化简，得：利用无关项化简，得：二、优先编码器二、优先编码器特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 例：8线-3线优先编码器 （设I7优先权最高…I0优先权最低） 实例： 74HC148实例： 74HC148低电平 选通信号选通信号选通信号附 加 输 出 信 号附 加 输 出 信 号为0时，电路工作无编码输入为0时，电路工作有编码输入null附加输出信号的状态及含意附加输出信号的状态及含意控制端扩展功能举例：控制端扩展功能举例：例： 用两片8线-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高· · ·nullnull第一片为高优先权 只有(1)无编码输入时，(2)才允许工作 第(1)片 时表示对 的编码 低3位输出应是两片的输出的“或”null三、二-十进制优先编码器三、二-十进制优先编码器将 编成0110 ~ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 null4.3.2 译码器4.3.2 译码器译码：将每个输入的二进制代码译成对应的输出高、低电平信号。 常用的有：二进制译码器，二-十进制译码器，显示译码器等 一、二进制译码器 例：3线—8线译码器真值表 逻辑表达式：真值表 逻辑表达式：用电路进行实现 用二极管与门阵列组成的3线－8线译码器 集成译码器实例：74HC138集成译码器实例：74HC138低电平输出附加 控制端74HC138的功能表：74HC138的功能表：null利用附加控制端进行扩展 例： 用74HC138（3线—8线译码器） 4线—16线译码器nullD3=1D3=0二、二—十进制译码器二、二—十进制译码器将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：74HC42三、用译码器设计组合逻辑电路三、用译码器设计组合逻辑电路1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数2. 举例2. 举例例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 四、显示译码器四、显示译码器1. 七段字符显示器 如：null2. BCD七段字符显示译码器 （代码转换器）7448 真值表 卡诺图真值表 卡诺图BCD－七段显示译码器7448的逻辑图BCD－七段显示译码器7448的逻辑图7448的附加控制信号：（1）7448的附加控制信号：（1）灯测试输入 当 时，Ya ~ Yg全部置为17448的附加控制信号：（2）7448的附加控制信号：（2）灭零输入 当 时， 时，则灭灯7448的附加控制信号：（3）7448的附加控制信号：（3）灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 nullnull例：利用 和 的配合，实现多位显示系统的灭零控制 例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号null4.3.3 数据选择器 一、工作原理null例：“双四选一”，74HC153 分析其中的一个“四选一”例：用两个“四选一”接成“八选一”例：用两个“四选一”接成“八选一”“四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个二、用数据选择器设计组合电路二、用数据选择器设计组合电路1. 基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数例如：例如：4.3.4 加法器4.3.4 加法器一、1位加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加null2. 全加器：将两个1位二进制数及来自低位的进位相加74LS18374HC183二、多位加法器二、多位加法器串行进位加法器 优点：简单 缺点：慢null2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。74LS283null三、用加法器设计组合电路三、用加法器设计组合电路基本原理： 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加 例：将BCD的8421码转换为余3码 思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ?思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ?Y=3X？D2D1D04.3.5 数值比较器4.3.5 数值比较器用来比较两个二进制数的数值大小 一、1位数值比较器 A,B比较有三种可能结果 二、多位数值比较器二、多位数值比较器原理：从高位比起，只有高位相等，才比较下一位。 例如： 2. 集成电路CC14585 实现4位二进制数的比较2. 集成电路CC14585 实现4位二进制数的比较3. 比较两个8位二进制数的大小3. 比较两个8位二进制数的大小4.4 组合逻辑电路中的竞争-冒险现象4.4 组合逻辑电路中的竞争-冒险现象4.4.1 竞争-冒险现象及成因 一、什么是“竞争” 两个输入“同时向相反的逻辑电平变化”，称存在“竞争” 二、因“竞争”而可能在输出产 生尖峰脉冲的现象，称为 “竞争-冒险”。null三、2线—4线译码器中的竞争-冒险现象 null4.4.2 * 略 4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。null三、修改逻辑设计 例： null4.5用multisim分析组合逻辑电路 例:用mulitisim分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。 null第五章 触发器第五章 触发器5.1 概述5.1 概述一、用于记忆1位二进制信号 1. 有两个能自行保持的状态 2. 根据输入信号可以置成0或1 二、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（RS, JK, D, T） null5.2 SR锁存器 一、电路结构与工作原理null①null二、动作特点 在任何时刻，输入都能直接改变输出的状态。 例： 5.3 电平触发的触发器5.3 电平触发的触发器一、电路结构与工作原理 nullnull二、动作特点 在CLK=1的全部时间里， S和R的变化都将引起输出状态的变化。D触发器D触发器5.4 脉冲触发的触发器5.4 脉冲触发的触发器一、电路结构与工作原理 提高可靠性，要求每个CLK周期输出状态只能改变1次nullnullnullnull(5) 列出真值表 null二、脉冲触发方式的动作特点null5.5 边沿触发的触发器5.5 边沿触发的触发器为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来 时的输入信号状态，与在此前、后输入的状态没有关系。 用CMOS传输门的边沿触发器 维持阻塞触发器 用门电路tpd的边沿触发器 · · ·一、电路结构和工作原理一、电路结构和工作原理1、用两个电平触发D触发器组成的边沿触发器null利用CMOS传输门的边沿触发器 null5.6 触发器的逻辑功能及其描述方法5.6 触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同null一、SR触发器 1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器nullnull二、JK触发器 1.定义 三、T触发器三、T触发器1. 定义：凡在时钟信号作用下，具有如下功能的触发器 四、D触发器四、D触发器1. 定义：凡在时钟信号作用下，具有如下功能的触发器 。。。。null逻辑功能： 是 与输入及 在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿）5.7 触发器的动态特性5.7 触发器的动态特性一、输入信号宽度 二、传输延迟时间 null一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率