下载

2下载券

加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 CPU

CPU.doc

CPU

gelife
2010-08-01 0人阅读 举报 0 0 暂无简介

简介:本文档为《CPUdoc》,可适用于IT/计算机领域

记住条 没人敢和你忽悠CPU(::)转载标签:知识探索分类:专业知识和代码 主频  主频也叫时钟频率单位是MHz用来表示CPU的运算速度。CPU的主频=外频×倍频系数。很多人认为主频就决定着CPU的运行速度这不仅是个片面的而且对于服务器来讲这个认识也出现了偏差。至今没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系即使是两大处理器厂家Intel和AMD在这点上也存在着很大的争议我们从Intel的产品的发展趋势可以看出Intel很注重加强自身主频的发展。像其他的处理器厂家有人曾经拿过一快G的全美达来做比较它的运行效率相当于G的Intel处理器。  所以CPU的主频与CPU实际的运算能力是没有直接关系的主频表示在CPU内数字脉冲信号震荡的速度。在Intel的处理器产品中我们也可以看到这样的例子:GHzItanium芯片能够表现得差不多跟GHzXeonOpteron一样快或是GHzItanium大约跟GHzXeonOpteron一样快。CPU的运算速度还要看CPU的流水线的各方面的性能指标。  当然主频和实际的运算速度是有关的只能说主频仅仅是CPU性能表现的一个方面而不代表CPU的整体性能。  外频  外频是CPU的基准频率单位也是MHz。CPU的外频决定着整块主板的运行速度。说白了在台式机中我们所说的超频都是超CPU的外频(当然一般情况下CPU的倍频都是被锁住的)相信这点是很好理解的。但对于服务器CPU来讲超频是绝对不允许的。前面说到CPU决定着主板的运行速度两者是同步运行的如果把服务器CPU超频了改变了外频会产生异步运行(台式机很多主板都支持异步运行)这样会造成整个服务器系统的不稳定。  目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度在这种方式下可以理解为CPU的外频直接与内存相连通实现两者间的同步运行状态。外频与前端总线(FSB)频率很容易被混为一谈下面的前端总线介绍我们谈谈两者的区别。  前端总线(FSB)频率  前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。有一条公式可以计算即数据带宽=(总线频率×数据带宽)数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率。比方现在的支持位的至强Nocona前端总线是MHz按照公式它的数据传输最大带宽是GB秒。  外频与前端总线(FSB)频率的区别:前端总线的速度指的是数据传输的速度外频是CPU与主板之间同步运行的速度。也就是说MHz外频特指数字脉冲信号在每秒钟震荡一千万次而MHz前端总线指的是每秒钟CPU可接受的数据传输量是MHz×bit÷Bytebit=MBs。  其实现在“HyperTransport”构架的出现让这种实际意义上的前端总线(FSB)频率发生了变化。之前我们知道IA架构必须有三大重要的构件:内存控制器Hub(MCH),IO控制器Hub和PCIHub像Intel很典型的芯片组Intel、Intel芯片组为双至强处理器量身定做的它们所包含的MCH为CPU提供了频率为MHz的前端总线配合DDR内存前端总线带宽可达到GB秒。但随着处理器性能不断提高同时给系统架构带来了很多问题。而“HyperTransport”构架不但解决了问题而且更有效地提高了总线带宽比方AMDOpteron处理器灵活的HyperTransportIO总线体系结构让它整合了内存控制器使处理器不通过系统总线传给芯片组而直接和内存交换数据。这样的话前端总线(FSB)频率在AMDOpteron处理器就不知道从何谈起了。  、CPU的位和字长  位:在数字电路和电脑技术中采用二进制代码只有“”和“”其中无论是“”或是“”在CPU中都是一“位”。  字长:电脑技术中对CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长。所以能处理字长为位数据的CPU通常就叫位的CPU。同理位的CPU就能在单位时间内处理字长为位的二进制数据。字节和字长的区别:由于常用的英文字符用位二进制就可以表示所以通常就将位称为一个字节。字长的长度是不固定的对于不同的CPU、字长的长度也不一样。位的CPU一次只能处理一个字节而位的CPU一次就能处理个字节同理字长为位的CPU一次可以处理个字节。  倍频系数  倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下倍频越高CPU的频率也越高。但实际上在相同外频的前提下高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。一般除了工程样版的Intel的CPU都是锁了倍频的而AMD之前都没有锁。缓存  缓存大小也是CPU的重要指标之一而且缓存的结构和大小对CPU速度的影响非常大CPU内缓存的运行频率极高一般是和处理器同频运作工作效率远远大于系统内存和硬盘。实际工作时CPU往往需要重复读取同样的数据块而缓存容量的增大可以大幅度提升CPU内部读取数据的命中率而不用再到内存或者硬盘上寻找以此提高系统性能。但是由于CPU芯片面积和成本的因素来考虑缓存都很小。  L Cache(一级缓存)是CPU第一层高速缓存分为数据缓存和指令缓存。内置的L高速缓存的容量和结构对CPU的性能影响较大不过高速缓冲存储器均由静态RAM组成结构较复杂在CPU管芯面积不能太大的情况下L级高速缓存的容量不可能做得太大。一般服务器CPU的L缓存的容量通常在KB。  L Cache(二级缓存)是CPU的第二层高速缓存分内部和外部两种芯片。内部的芯片二级缓存运行速度与主频相同而外部的二级缓存则只有主频的一半。L高速缓存容量也会影响CPU的性能原则是越大越好现在家庭用CPU容量最大的是KB而服务器和工作站上用CPU的L高速缓存更高达MB有的高达MB或者MB。  L Cache(三级缓存)分为两种早期的是外置现在的都是内置的。而它的实际作用即是L缓存的应用可以进一步降低内存延迟同时提升大数据量计算时处理器的性能。降低内存延迟和提升大数据量计算能力对游戏都很有帮助。而在服务器领域增加L缓存在性能方面仍然有显著的提升。比方具有较大L缓存的配置利用物理内存会更有效故它比较慢的磁盘IO子系统可以处理更多的数据请求。具有较大L缓存的处理器提供更有效的文件系统缓存行为及较短消息和处理器队列长度。    其实最早的L缓存被应用在AMD发布的KIII处理器上当时的L缓存受限于制造工艺并没有被集成进芯片内部而是集成在主板上。在只能够和系统总线频率同步的L缓存同主内存其实差不了多少。后来使用L缓存的是英特尔为服务器市场所推出的Itanium处理器。接着就是PEE和至强MP。Intel还打算推出一款MBL缓存的Itanium处理器和以后MBL缓存的双核心Itanium处理器。   但基本上L缓存对处理器的性能提高显得不是很重要比方配备MBL缓存的XeonMP处理器却仍然不是Opteron的对手由此可见前端总线的增加要比缓存增加带来更有效的性能提升。  CPU扩展指令集  CPU依*指令来计算和控制系统每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲指令集可分为复杂指令集和精简指令集两部分而从具体运用看如Intel的MMX(MultiMediaExtended)、SSE、SSE(StreamingSingleinstructionmultipledataExtensions)、SEE和AMD的DNow!等都是CPU的扩展指令集分别增强了CPU的多媒体、图形图象和Internet等的处理能力。我们通常会把CPU的扩展指令集称为"CPU的指令集"。SSE指令集也是目前规模最小的指令集此前MMX包含有条命令SSE包含有条命令SSE包含有条命令SSE包含有条命令。目前SSE也是最先进的指令集英特尔Prescott处理器已经支持SSE指令集AMD会在未来双核心处理器当中加入对SSE指令集的支持全美达的处理器也将支持这一指令集。CPU内核和IO工作电压  从CPU开始CPU的工作电压分为内核电压和IO电压两种通常CPU的核心电压小于等于IO电压。其中内核电压的大小是根据CPU的生产工艺而定一般制作工艺越小内核工作电压越低IO电压一般都在~V。低电压能解决耗电过大和发热过高的问题。  制造工艺  制造工艺的微米是指IC内电路与电路之间的距离。制造工艺的趋势是向密集度愈高的方向发展。密度愈高的IC电路设计意味着在同样大小面积的IC中可以拥有密度更高、功能更复杂的电路设计。现在主要的nm、nm、nm。最近官方已经表示有nm的制造工艺了。指令集()CISC指令集  CISC指令集也称为复杂指令集英文名是CISC(ComplexInstructionSetComputer的缩写)。在CISC微处理器中程序的各条指令是按顺序串行执行的每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单但计算机各部分的利用率不高执行速度慢。其实它是英特尔生产的x系列(也就是IA架构)CPU及其兼容CPU如AMD、VIA的。即使是现在新起的X(也被成AMD)都是属于CISC的范畴。  要知道什么是指令集还要从当今的X架构的CPU说起。X指令集是Intel为其第一块位CPU(i)专门开发的IBM年推出的世界第一台PC机中的CPUi(i简化版)使用的也是X指令同时电脑中为提高浮点数据处理能力而增加了X芯片以后就将X指令集和X指令集统称为X指令集。  虽然随着CPU技术的不断发展Intel陆续研制出更新型的i、i直到过去的PII至强、PIII至强、Pentium最后到今天的Pentium系列、至强(不包括至强Nocona)但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源所以Intel公司所生产的所有CPU仍然继续使用X指令集所以它的CPU仍属于X系列。由于IntelX系列及其兼容CPU(如AMDAthlonMP、)都使用X指令集所以就形成了今天庞大的X系列及兼容CPU阵容。xCPU目前主要有intel的服务器CPU和AMD的服务器CPU两类。()RISC指令集  RISC是英文“ReducedInstructionSetComputing”的缩写中文意思是“精简指令集”。它是在CISC指令系统基础上发展起来的有人对CISC机进行测试表明各种指令的使用频度相当悬殊最常使用的是一些比较简单的指令它们仅占指令总数的%但在程序中出现的频度却占%。复杂的指令系统必然增加微处理器的复杂性使处理器的研制时间长成本高。并且复杂指令需要复杂的操作必然会降低计算机的速度。基于上述原因世纪年代RISC型CPU诞生了相对于CISC型CPU,RISC型CPU不仅精简了指令系统还采用了一种叫做“超标量和超流水线结构”大大增加了并行处理能力。RISC指令集是高性能CPU的发展方向。它与传统的CISC(复杂指令集)相对。相比而言RISC的指令格式统一种类比较少寻址方式也比复杂指令集少。当然处理速度就提高很多了。目前在中高档服务器中普遍采用这一指令系统的CPU特别是高档服务器全都采用RISC指令系统的CPU。RISC指令系统更加适合高档服务器的操作系统UNIX现在Linux也属于类似UNIX的操作系统。RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。    目前在中高档服务器中采用RISC指令的CPU主要有以下几类:PowerPC处理器、SPARC处理器、PARISC处理器、MIPS处理器、Alpha处理器。()IA  EPIC(ExplicitlyParallelInstructionComputers精确并行指令计算机)是否是RISC和CISC体系的继承者的争论已经有很多单以EPIC体系来说它更像Intel的处理器迈向RISC体系的重要步骤。从理论上说EPIC体系设计的CPU在相同的主机配置下处理Windows的应用软件比基于Unix下的应用软件要好得多。    Intel采用EPIC技术的服务器CPU是安腾Itanium(开发代号即Merced)。它是位处理器也是IA-系列中的第一款。微软也已开发了代号为Win的操作系统在软件上加以支持。在Intel采用了X指令集之后它又转而寻求更先进的bit微处理器Intel这样做的原因是它们想摆脱容量巨大的x架构,从而引入精力充沛而又功能强大的指令集于是采用EPIC指令集的IA架构便诞生了。IA在很多方面来说都比x有了长足的进步。突破了传统IA架构的许多限制在数据的处理能力系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高。    IA微处理器最大的缺陷是它们缺乏与x的兼容而Intel为了IA处理器能够更好地运行两个朝代的软件它在IA处理器上(Itanium、Itanium……)引入了xtoIA的解码器这样就能够把x指令翻译为IA指令。这个解码器并不是最有效率的解码器也不是运行x代码的最好途径(最好的途径是直接在x处理器上运行x代码)因此Itanium和Itanium在运行x应用程序时候的性能非常糟糕。这也成为X产生的根本原因。()X(AMDEMT)    AMD公司设计可以在同一时间内处理位的整数运算并兼容于X架构。其中支持位逻辑定址同时提供转换为位定址选项但数据操作指令默认为位和位提供转换成位和位的选项支持常规用途寄存器如果是位运算操作就要将结果扩展成完整的位。这样指令中有“直接执行”和“转换执行”的区别其指令字段是位或位可以避免字段过长。    x(也叫AMD)的产生也并非空穴来风x处理器的bit寻址空间限制在GB内存而IA的处理器又不能兼容x。AMD充分考虑顾客的需求加强x指令集的功能使这套指令集可同时支持位的运算模式因此AMD把它们的结构称之为x。在技术上AMD在x架构中为了进行位运算AMD为其引入了新增了RR通用寄存器作为原有X处理器寄存器的扩充但在而在位环境下并不完全使用到这些寄存器。原来的寄存器诸如EAX、EBX也由位扩张至位。在SSE单元中新加入了个新寄存器以提供对SSE的支持。寄存器数量的增加将带来性能的提升。与此同时为了同时支持和位代码及寄存器x架构允许处理器工作在以下两种模式:LongMode(长模式)和LegacyMode(遗传模式)Long模式又分为两种子模式(bit模式和Compatibilitymode兼容模式)。该标准已经被引进在AMD服务器处理器中的Opteron处理器。    而今年也推出了支持位的EMT技术再还没被正式命为EMT之前是IAE这是英特尔位扩展技术的名字,用来区别X指令集。Intel的EMT支持位submode和AMD的X技术类似采用位的线性平面寻址加入个新的通用寄存器(GPRs)还增加个寄存器支持SSE指令。与AMD相类似Intel的位技术将兼容IA和IAE只有在运行位操作系统下的时候才将会采用IAE。IAE将由个submode组成:位submode和位submode同AMD一样是向下兼容的。Intel的EMT将完全兼容AMD的X技术。现在Nocona处理器已经加入了一些位技术Intel的PentiumE处理器也支持位技术。  应该说这两者都是兼容x指令集的位微处理器架构但EMT与AMD还是有一些不一样的地方AMD处理器中的NX位在Intel的处理器中将没有提供。超流水线与超标量  在解释超流水线与超标量前先了解流水线(pipeline)。流水线是Intel首次在芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由个不同功能的电路单元组成一条指令处理流水线然后将一条X指令分成步后再由这些电路单元分别执行这样就能实现在一个CPU时钟周期完成一条指令因此提高CPU的运算速度。经典奔腾每条整数流水线都分为四级流水即指令预取、译码、执行、写回结果浮点流水又分为八级流水。   超标量是通过内置多条流水线来同时执行多个处理器其实质是以空间换取时间。而超流水线是通过细化流水、提高主频使得在一个机器周期内完成一个甚至多个操作其实质是以时间换取空间。例如Pentium的流水线就长达级。将流水线设计的步(级)越长其完成一条指令的速度越快因此才能适应工作主频更高的CPU。但是流水线过长也带来了一定副作用很可能会出现主频较高的CPU实际运算速度较低的现象Intel的奔腾就出现了这种情况虽然它的主频可以高达G以上但其运算性能却远远比不上AMDG的速龙甚至奔腾III。  封装形式    CPU封装是采用特定的材料将CPU芯片或CPU模块固化在其中以防损坏的保护措施一般必须在封装后CPU才能交付用户使用。CPU的封装方式取决于CPU安装形式和器件集成设计从大的分类来看通常采用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装而采用Slotx槽安装的CPU则全部采用SEC(单边接插盒)的形式封装。现在还有PLGA(PlasticLandGridArray)、OLGA(OrganicLandGridArray)等封装技术。由于市场竞争曰益激烈目前CPU封装技术的发展方向以节约成本为主。  、多线程   同时多线程Simultaneousmultithreading简称SMT。SMT可通过复制处理器上的结构状态让同一个处理器上的多个线程同步执行并共享处理器的执行资源可最大限度地实现宽发射、乱序的超标量处理提高处理器运算部件的利用率缓和由于数据相关或Cache未命中带来的访问内存延时。当没有多个线程可用时SMT处理器几乎和传统的宽发射超标量处理器一样。SMT最具吸引力的是只需小规模改变处理器核心的设计几乎不用增加额外的成本就可以显著地提升效能。多线程技术则可以为高速的运算核心准备更多的待处理数据减少运算核心的闲置时间。这对于桌面低端系统来说无疑十分具有吸引力。Intel从GHzPentium开始所有处理器都将支持SMT技术。  、多核心    多核心也指单芯片多处理器(Chipmultiprocessors简称CMP)。CMP是由美国斯坦福大学提出的其思想是将大规模并行处理器中的SMP(对称多处理器)集成到同一芯片内各个处理器并行执行不同的进程。与CMP比较SMT处理器结构的灵活性比较突出。但是当半导体工艺进入微米以后线延时已经超过了门延迟要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下由于CMP结构已经被划分成多个处理器核来设计每个核都比较简单有利于优化设计因此更有发展前途。目前IBM的Power芯片和Sun的MAJC芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存提高缓存利用率同时简化多处理器系统设计的复杂度。    年下半年Intel和AMD的新型处理器也将融入CMP结构。新安腾处理器开发代码为Montecito采用双核心设计拥有最少MB片内缓存采取nm工艺制造它的设计绝对称得上是对当今芯片业的挑战。它的每个单独的核心都拥有独立的LL和Lcache包含大约亿支晶体管。  、SMP    SMP(SymmetricMultiProcessing)对称多处理结构的简称是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。在这种技术的支持下一个服务器系统可以同时运行多个处理器并共享内存和其他的主机资源。像双至强也就是我们所说的二路这是在对称处理器系统中最常见的一种(至强MP可以支持到四路AMDOpteron可以支持路)。也有少数是路的。但是一般来讲SMP结构的机器可扩展性较差很难做到个以上多处理器常规的一般是个到个不过这对于多数的用户来说已经够用了。在高性能服务器和工作站级主板架构中最为常见像UNIX服务器可支持最多个CPU的系统。    构建一套SMP系统的必要条件是:支持SMP的硬件包括主板和CPU支持SMP的系统平台再就是支持SMP的应用软件。    为了能够使得SMP系统发挥高效的性能操作系统必须支持SMP系统如WINNT、LINUX、以及UNIX等等位操作系统。即能够进行多任务和多线程处理。多任务是指操作系统能够在同一时间让不同的CPU完成不同的任务多线程是指操作系统能够使得不同的CPU并行的完成同一个任务。    要组建SMP系统对所选的CPU有很高的要求首先、CPU内部必须内置APIC(AdvancedProgrammableInterruptControllers)单元。Intel多处理规范的核心就是高级可编程中断控制器(AdvancedProgrammableInterruptControllersAPICs)的使用再次相同的产品型号同样类型的CPU核心完全相同的运行频率最后尽可能保持相同的产品序列编号因为两个生产批次的CPU作为双处理器运行的时候有可能会发生一颗CPU负担过高而另一颗负担很少的情况无法发挥最大性能更糟糕的是可能导致死机。   、NUMA技术    NUMA即非一致访问分布共享存储技术它是由若干通过高速专用网络连接起来的独立节点构成的系统各个节点可以是单个的CPU或是SMP系统。在NUMA中Cache的一致性有多种解决方案需要操作系统和特殊软件的支持。图中是Sequent公司NUMA系统的例子。这里有个SMP模块用高速专用网络联起来组成一个节点每个节点可以有个CPU。像Sequent的系统最多可以达到个CPU甚至个CPU。显然这是在SMP的基础上再用NUMA的技术加以扩展是这两种技术的结合。   、乱序执行技术    乱序执行(outoforderexecution)是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后将能提前执行的指令立即发送给相应电路单元执行在这期间不按规定顺序执行指令然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。分枝技术:(branch)指令进行运算时需要等待结果一般无条件分枝只需要按指令顺序执行而条件分枝必须根据处理后的结果再决定是否按原先顺序进行。  、CPU内部的内存控制器    许多应用程序拥有更为复杂的读取模式(几乎是随机地特别是当cachehit不可预测的时候)并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件即使拥有如乱序执行(outoforderexecution)这样的CPU特性也会受内存延迟的限制。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令(无论这些数据来自CPUcache还是主内存系统)。当前低段系统的内存延迟大约是-ns而CPU速度则达到了GHz以上一次单独的内存请求可能会浪费-次CPU循环。即使在缓存命中率(cachehitrate)达到%的情况下CPU也可能会花%的时间来等待内存请求的结束-比如因为内存延迟的缘故。    你可以看到Opteron整合的内存控制器它的延迟与芯片组支持双通道DDR内存控制器的延迟相比来说是要低很多的。英特尔也按照计划的那样在处理器内部整合内存控制器这样导致北桥芯片将变得不那么重要。但改变了处理器访问主存的方式有助于提高带宽、降低内存延时和提升处理器性能。

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/10

CPU

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利