高速广播视频连接解决方案

高 速 廣 播 視頻連接解決方案 Xilinx Spartan-3E 和 Spartan-3A FPGA 與 National Semiconductor 的 Smart SERDES 及 Xilinx 協議堆棧相結合，為解決 SD、HD 和 3G-SDI 多速率廣播難題提供靈活的低成本方案 軟 SERDES 像素處理 SD-SDI 27 MHz 27MHz HD-SDI 148.5 MHz 74.25 MHz 3G-SDI 297 MHz 148.5 MHz 錶 1 – FPGA 設計頻域 作者：Bob Feng Xilinx 公司 Spartan 應用工程師 bob.feng@xilinx.com Mark Sauerwald National Semiconductor 公司 SDI 應用工程師 mark.sauerwald@nsc.com 如今，高速視頻應用設計人員需要同 時滿足產品的數字 IP 和模擬物理接口兩 方面 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 ，這頗有難度。因為數字與模擬 元件的要求往往大相徑庭，在同一 ASSP 芯片中支持這二者常常會犧牲解決方案 的質量或成本效益。另外，可能很難尋得 恰好具有適當 IP 和物理接口的解決方案， 既要滿足多種標準的要求，又不浪費面積 或降低靈活性。 Xilinx 與 National Semiconductor 聯袂 推出的新型芯片組集數字和模擬領域之 精華於一種高度集成的解決方案。此解決 方案包括協議 IP 堆棧，由 SpartanTM-3E 或 Spartan-3A FPGA 芯片進行控制。模擬部 分由 National Semiconductor 的 SDI 產品系 列進行控制，以實現最高信號質量和最低 抖動。此解決方案讓專業音頻 /視頻廣播 (AVB) 系統開發人員能夠將主要精力集中 於自己的具體視頻內容處理功能和 IP，而 不必關註前端接口連接功能。 SDI 視頻標準 串行數字接口（SDI，SMPTE-259M 標 準）是今天廣為採納的廣播行業標準，用 於通過單同軸電纜傳輸非壓縮標清 (SD) 視頻信號。根據定義，SDI 通常支持 270 Mbps 數據速率，適於 60 Hz 的 480i 屏幕 格式 pdf格式笔记格式下载页码格式下载公文格式下载简报格式下载 (480i60)。 高清 SDI（HD-SDI，SMPTE-292M 標準） 將比特率提高到 1.485 Gbps，支持 720p60 和 1080i60 等高清格式。 3 Gb SDI（3G-SDI，SMPTE-424M 標準） 將串行數字吞吐量進一步提高到 2 .97 Gbps，以承載 1080p60 的最高屏幕分辨率 信號。 National Semiconductor 的 SDI National Semiconductor 提供的一整套 產品支持 SDI 應用和相關視頻時鐘（時 序）的物理層傳輸。Nat iona l 的 Sma r t SERDES 是具有速度等級選項的新型 SDI 串行器和解串器系列，支持 270 Mbps 的 SD SMPTE 259M、1.485 Gbps 的 HD SMPTE 292M 和 2 .97 Gbps 的 3Gbps 新標準 (3G-SDI) SMPTE 424M（錶 1）。 National 的 LMH0340 和 LMH0341 具 有行業領先的模擬性能： • 超低輸出抖動：HD 和 3 Gbps 速率下通 常為 50 ps（圖 1） • 超高輸入抖動容限：最低0.6 UI（圖 2） • 用於串行時鐘參考和數據恢復的高精 度集成 PLL • LMH0340發射器中的集成電纜驅動器 • 集成串行時鐘恢復環通和驅動器 • 低功耗 • TX：420 mW • RX：590 mW • 無需外部 VCO 或時鐘清除 除了具有卓越的模擬性能，National 的 Smart SERDES 系列還將 PHY（串行器或解 串器）與主機 FPGA 之間的傳統並行總線 從 20 位單端接口簡化為五通道低壓差分 信令 (LVDS) 接口。這種創新的窄差分總線 減少了接口的跡線數，而且在主機 FPGA 上使用較少引腳，從而可降低 EMI 並簡化 電路板佈局。另外，National 的離散式串 行器和解串器無需任何外部 VCO 或降抖 PLL（圖 3）。 National/Xilinx Spartan 組合解決方案 支持專業視頻應用的 SD、HD 和 3 Gbps 數 高 速 廣 播 視頻連接解決方案 Xilinx Spartan-3E 和 Spartan-3A FPGA 與 National Semiconductor 的 Smart SERDES 及 Xilinx 協議堆棧相結合，為解決 SD、HD 和 3G-SDI 多速率廣播難題提供靈活的低成本方案 技 術 專 欄 8　　　　賽靈思中國通訊　28期 Equipment: Tektronix CSA8000 sampling scope with 20-GHz sampling heads. Input Signal: PRBS 215 -1 Data Rate: 2.97 Gbps LMH0341 Sinusoidal Jitter Tolerance 0.1 1.0 10.0 1000.0 100.0 1. 0E +3 10 .0 E+ 3 10 0. 0E +3 1. 0E +6 10 .0 E+ 6 10 0. 0E +6 Jitter Frequency J it te r A m p li tu d e ( U I) LMH0341, 297G SMPTE Transit output jitter template Data Rate: 2.97 Gbps Equipment: Agilent J-BERT 圖 1 - LMH0340 的 3 Gbps 輸出對齊抖動：30 ps 據速率，從而使低成本 FPGA 得以進入高 端 AVB 市場。 視頻應用的 Spartan 功能 Spartan-3E 和 Spartan-3A FPGA 系列憑 藉下列特有的低成本功能提供高性能、高 密度（邏輯和 I/O）、高度靈活性和高度可 縮放性，因此適合視頻應用的諸多特點： • 5 萬到 160 萬個系統門 • 超過 666 Mbps 的真 LVDS 差分 I/O 驅動 器，具有接收器內部終端，可實現芯片 間直接通信 • 超過 300 MHz 的雙倍數據速率 (DDR) I/ O 寄存器，有效帶寬可提高到 600 Mbps 以上 • 超過 200 MHz 的 18 Kb 雙端口 Block RAM，可用於 FIFO 和數據緩衝 • 超過 200 MHz 的專用 18x18 乘法器，可 用於高速數字信號處理 • 數字時鐘管理器 (DCM) • 時鐘去歪斜 • 頻率合成 • 高分辨率相移 • 頻率範圍大（從 5 MHz 到 300 MHz 以 上） • 完全可編程，可以在開發期間或在現場 輕鬆修改設計，也可以在一個解決方 案中支持多種標準 • 用來快速實現視頻應用關鍵功能的軟 件和 IP • 幫助快速入門的設計示例和參考電路 板 通過使用 FPGA，可使您的產品既符 合行業標準又與眾不同。這種差異性可能 是難以用 ASSP 解決方案實現的，而使用 ASIC 又會昂貴得無法承受。可編程解決方 案的靈活性可縮短上市時間，而現場更新 則可延長存市時間。眾多標準（及版本） 會導致不確定性，因此，設計需要在傳輸 機制、MPEG 配置、顯示格式、色彩校正方 面具有靈活性。 互聯軟 SERDES 和協議 IP 堆棧 N a t i o n a l S e m i c o n d u c t o r 的 S m a r t SERDES、均衡器和電纜驅動器用於實現 SDI 物理接口，而 FPGA 則對於支持協議 IP 堆棧中的所有數字功能起着重要作用，這 些功能包括： • 20:5/5:20 LVDS 軟串行化和解串行化 (SERDES) • SMPTE 加擾/解擾 • 視頻成幀器/解幀器 • CRC 和行號插入 • 光柵化 • ANC 插入 • 視頻標準檢測與飛輪 F P G A 設計實際上是劃分為“軟 SERDES”和“像素處理”兩個頻域，如錶 2 所示。由於使用了 DDR 技術，軟 SERDES 中使用的時鐘頻率通常僅為串行比特率 的一半。另一方面，像素處理時鐘頻率取 決於相關的視頻傳輸格式：對於 720p60 圖 2 - LMH0341 的最低輸入抖動容限：0.6 UI FPGA HD-SDI Serializer Low-Cost FPGA LMH0340 3G-SDI VCO Cable Jitter THEN NOW Narrow parallel bus: Simplifies layout Differential Signaling Reduces EMI Wide parallel bus: Introduces EMI Burdens layout Max Serial data rate: 1.485 Gbps Max Serial data rate: 2.97 Gbps Output Jitter: 50 ps Output Jitter: ~115 ps SDI OUT SDI OUT Single Ended TTI 20-bit clk 圖 3 – 減少 SDI 的用料量 技 術 專 欄 2008年春季刊　　　　9 CLK CLKx2 D0 D+ D- CLK- CLK+ D1 D0 D1 CLK_N CLK_P CLKx2not CLKx2not CLKx2 CLK 20-bit 20-bit BUFG BUFG BUFG BUFG BUFG BUFG DCM 20 :5 S er ia liz er 5: 20 D e- se ri al iz er O D D R 2 O D D R 2 ID D R 2 Transmitter Receiver Alignment = C0/C1 DCM CLK- CLK+ D- D+ 20:5/5:20 LVDS SERDES R 圖 4 - Spartan-3E FPGA 中軟 SERDES 的基本結構 產品 ID 名稱 最大數據速率 支持的數據 速率 支持的 SMPTE 標準 LMH0340 串行器和驅動器 3G 2.97G 1.485G 270M 424M 292M 259M LMH0341 時鐘恢復解串器 3G 2.97G 1.485G 270M 424M 292M 259M LMH0040 串行器和驅動器 HD 1.485G 270M 292M 259M LMH0041 時鐘恢復解串器 HD 1.485G 270M 292M 259M LMH0050 串行器 HD 1.485G 270M 292M 259M LMH0051 解串器 HD 1.485G 270M 292M 259M LMH0070 串行器和驅動器 SD 270M 259M LMH0071 時鐘恢復解串器 SD 270M 259M 錶 2 - National Semiconductor 的 Smart SERDES 系列 下一步（請瀏覽 www.xilinx.com/cn/xcell28 了解下列資料的詳細內容:） • 獲取更多信息，選擇最適合您的應用的 Spartan FPGA。 • 下載 XAPP514《廣播行業音頻/視頻連接解決方案》。 是 74.25 MHz，而對於 1080p60 則是 148.5 MHz。 時序收斂的難點主要在於軟 SERDES 一側，因為必須使用 297 MHz 的工作頻率 才能在所有差分通道上都獲得 594 Mbps。 自 2007 年 5 月以來，Xilinx® Spartan 應用 小組一直在提供這一軟 SERDES 參考設 計的測試版。自那時起，Xilinx 和 National Semiconductor 進行了大量測試。所有三種 數據速率都通過了由 Xilinx 開發的 BERT 測 試套件的測試。圖 4 所示為 SERDES 的基 本結構。 Xilinx 在 Vir texTM 系列 FPGA 中支持 SDI 接口由來已久。X APP514《廣播行業 音頻 /視頻連接解決方案》是一本有關視 頻連接 IP 與參考設計的圖書，其中詳細 介紹了協議堆棧的各個方面，包括 SDI、 HD-SDI 和 DVB-ASI 以及 SDTV/HDTV 測試 圖生成，甚至還包括嵌入式音頻。X i l inx 和 National Semiconductor 正在努力將這 些極有價值的參考設計移植到 Spar tan- 3E 和 Spartan-3A FPGA 中。圖 5 所示為 一系列成功移植的參考模塊，用於在內 部評估板上進行演示。圖 6 所示為用該 評估板生成的 SMPTE 75% 彩條測試圖。 目標應用 Xilinx 的低成本 Spartan-3 FPGA 已成 功地廣泛用於消費和專業視頻應用，其 中包括使用 Spar tan-3E FPGA 的 JVC 專 業廣播 HDV 攝像機 /錄像機。用於數字 邏輯的 Spartan FPGA 與用於模擬接口的 National Semiconductor 的 Smart SERDES 相結合，為專業視頻、廣播和數字影院中 的高端應用展現出新的前景。適用的產 品包括高清攝像機、數字錄像機、視頻剪 輯機和監控器。 結論 Xilinx Spartan-3E 和 Spartan-3A FPGA 的強大功能與 Nat iona l 成熟的 SD/HD/ 3G-SDI Smart SERDES 及 XAPP514 協議 IP 相結合，為廣播視頻應用中不斷提高的 數據吞吐量要求提供了一種低成本解決 方案。完整的硬件解決方案如今已推出； 另外，Xilinx 的分銷合作伙伴 Avnet 將於 2008 年一季度提供完整的 SD I 評估套 件。 技 術 專 欄 10　　　　賽靈思中國通訊　28期 Button5: Button6: Button15: Button16: