首页 ADI技术指南电路仿真和PCB设计.pdf

ADI技术指南电路仿真和PCB设计.pdf

ADI技术指南电路仿真和PCB设计.pdf

上传者: fffofo 2014-04-28 评分1 评论0 下载34 收藏2 阅读量872 暂无简介 简介 举报

简介:本文档为《ADI技术指南电路仿真和PCB设计pdf》,可适用于电子通讯领域,主题内容包含ADI技术指南合集第一版电路仿真和PCB设计目录EMI、RFI和屏蔽概念RFI整流原理低电压逻辑接口去耦技术实现数据转换器的接地并解开“AGND”和符等。

ADI技术指南合集第一版电路仿真和PCB设计目录EMI、RFI和屏蔽概念RFI整流原理低电压逻辑接口去耦技术实现数据转换器的接地并解开“AGND”和“DGND”的谜团工程经理初次使用Multisim微带和带线设计散热设计基础模拟电路仿真试验板和原型制作技术静电放电(ESD)高速逻辑的处理Rev,,WKPageofMT指南EMI、RFI和屏蔽概念电磁兼容性(EMC)简介模拟电路性能常常会因附近电气活动产生的高频信号而受到不利影响。此外内置模拟电路的设备也可能对其外部的系统产生不利影响。参考文献(第页)根据IEC定义给出了“电磁兼容性(EMC)”定义:EMC是指器件、整套设备或系统在电磁环境下保持良好性能且不会向该环境中的任何器件、设备或系统引入大量电磁干扰的能力。因此术语“EMC”描述以下两个方面:电气电子系统保持正常工作且不干扰其它系统的能力。此类系统在额定电磁环境中按预期工作的能力。因此完整的EMC保证将会表明:设计中的设备应该既不会产生杂散信号也不易受带外外部信号(即目标频率范围之外的那些信号)影响。模拟设备多数时候深受后一类EMC问题之害。此部分将重点介绍如何恰当处理这类杂散信号。外部产生的电气活动可能产生噪声这种噪声称为“电磁干扰(EMI)”或“射频干扰(RFI)”。下面将从电磁干扰和射频干扰两个方面探讨EMI。对模拟设计人员来说较具挑战性的任务之一就是合理控制设备防止出现因EMI而造成的不良操作。必须注意这种情况下EMI和或RFI通常都是有害的。一旦进入设备内部它既能够也会造成设备性能下降而且通常影响相当大。此部分将着重介绍如何最大程度地减少因收到EMIRFI信号而导致的不良模拟电路操作。此类不良行为也称为“EMI或RFI敏感度”指示设备暴露于EMIRFI时出现异常行为的倾向。当然还有互补EMC问题即关于杂散“辐射”。不过与高速逻辑等相比模拟电路通常较少涉及到脉冲驱动的高速、高电流信号边沿(即产生此类杂散信号的信号边沿)所以此处并未重点介绍EMC的这一方面。但无论如何读者应当注意这点可能很重要尤其是模拟电路与高速逻辑一起共同构成混合信号环境时。MTEMIRFInoisesourcescancouplefromanywhereSomecommonsourcesofexternallygeneratednoise:RadioandTVBroadcastsMobileRadioCommunicationsCellularTelephonesVehicularIgnitionLightningUtilityPowerLinesElectricMotorsComputersGarageDoorOpenersTelemetryEquipmentPageof由于所有这些EMC设计重点都至关重要因此强烈建议各位读者补充阅读教程结尾部分的参考文献。实际上为了实现针对EMI、RFI和EMC周密完善的设计设计人员需要非常熟悉这些参考文献中的一个或多个(参见参考文献)。这项课题范围极其广阔现在也变得越来越重要以下材料仅为其简介。EMIRFI机制要了解并合理控制EMI和RFI首先需要将其分离成便于管理的各部分。因此请记住当确实出现EMIRFI问题时基本上都可以将其分成“来源”、“路径”和“接收器”几部分这点非常有用。系统设计人员可以直接控制其中的接收器部分同时还可能控制部分路径。但是设计人员几乎不可能控制实际来源。EMI噪声源干扰噪声总是可以通过这样或那样的方式耦合至模拟电路从而破坏电路精度。这样的噪声源有很多图列出了其中一些。由于几乎不可能控制这些EMI来源那么退而求其次就是发现和了解EMI耦合至设计中设备的可能路径。图:一些常见的EMI噪声源MTImpedancemismatchesanddiscontinuitiesCommonmodeimpedancemismatchesDifferentialSignalsCapacitivelyCoupled(ElectricFieldInterference)dVdtMutualCapacitanceNoiseCurrent(Example:VnsproducesmApF)InductivelyCoupled(MagneticField)didtMutualInductanceNoiseVoltage(Example:mAnsproducesmVnH)PageofEMI耦合路径EMI耦合路径实际上寥寥无几最常见的三种路径如下:因传导而产生的干扰(公共阻抗)因容性或感性耦合而产生的干扰(近场干扰)电磁辐射(远场干扰)噪声耦合机制只要系统中存在阻抗不匹配或不连续EMI能量就可能进入系统。一般而言这种情况发生在接口处(即承载敏感模拟信号的电缆连接到PCB并通过电源引脚的地方)。电缆连接不当或电源滤波方案不佳通常都是干扰滋生的“完美温床”。当两个或以上的电流共享公共路径(阻抗)时也可能会产生传导噪声。这种公共路径通常为高阻抗“接地”连接。如果两个电路共享此路径那么一个电路的噪声电流就会在另一电路中产生噪声电压。这种潜在干扰源可以通过几个步骤来识别(参见参考文献和以及教程MT)。图所示为噪声从外部来源进入电路的一些常见方式。图:EMI如何进入设备以电介质(空气、真空以及所有固态或液态绝缘体都属于电介质)隔开的任何两条导线之间都存在电容。如果一条导线上的电压发生变化则另一导线上的电荷就会发生变化而电介质中将出现位移电流。当电容或dVdT很高时就很容易耦合噪声。例如Vns的变化速率会引起mApF的位移电流。如果一个电路中电流流动产生的磁通密度变化耦合至另一电路则会在第二个电路中引入电动势。这种“互感”是一种非常麻烦的噪声源其耦合自dIdT值较大的电路。例如如果互感为nH则电流变化速率为Ans时会引入V的电动势。MTCommonimpedancenoiseDecoupleopamppowerleadsatLFandHFReducecommonimpedanceEliminatesharedpathsTechniquesLowimpedanceelectrolytic(LF)andlocallowinductance(HF)bypassesUsegroundandpowerplanesOptimizesystemdesignPageof降低公共阻抗噪声图中列出了可消除或降低公共阻抗噪声(因传导路径共享阻抗而出现的噪声)的一些步骤。图:公共阻抗噪声的一些解决方案这些方法应与教程MT中介绍的所有相关技术配合使用。给多个电路供电的供电轨就是很好的公共阻抗例子。实际电源可能具有低输出阻抗也可能不是尤其是在频率发生变化时。另外用于配电的PCB走线同时具有感性和阻性也可能构成接地环路。使用电源层和接地层还可以降低配电阻抗。PCB上的这些专用导体层是连续的(理想情况下如此)因此实际电阻和电感极低。在某些应用中低电平信号会遇到高电平公共阻抗噪声此时不可能防止干扰而是可能需要改变系统架构。可能需要改变以下几方面:以差分形式传输信号将信号放大到较高电平以改善信噪比将信号转换为电流以便传输将信号直接转换为数字形式近场干扰的感生噪声“串扰”是第二常见的干扰形式。在噪声源附近(即近场)时干扰不是以电磁波形式传送而串扰一词可以指代感性或容性耦合信号。MTReduceLevelofHighdVdtNoiseSourcesUseProperGroundingSchemesforCableShieldsReduceStrayCapacitanceEqualizeInputLeadLengthsKeepTracesShortUseSignalGroundSignalRoutingSchemesUseGroundedConductiveFaradayShieldstoProtectAgainstElectricFieldsCarefulRoutingofWiringUseConductiveScreensforHFMagneticShieldsUseHighPermeabilityShieldsforLFMagneticFields(muMetal)ReduceLoopAreaofReceiverTwistedPairWiringPhysicalWirePlacementOrientationofCircuittoInterferenceReduceNoiseSourcesTwistedPairWiringDrivenShieldsPageof图:降低电容耦合噪声的方法降低容性耦合噪声容性耦合噪声可以通过减少耦合电容(方法是增加导线间距)来降低但最简单的解决方法是采用屏蔽。通过在信号源和受影响节点之间放置导电且接地的屏蔽体(称为“法拉第屏蔽体”)可将位移电流直接路由至地从而消除这种噪声。使用此类屏蔽体时值得注意的是法拉第屏蔽体必须接地这点非常重要。屏蔽体浮动或开路无一例外都会导致容性耦合噪声增加。如需简单回顾这种屏蔽方法请参见本文结尾部分的参考文献和。图汇总了消除电容耦合干扰的方法。降低磁耦合噪声图汇总了消除磁场导致干扰的方法。图:降低磁耦合噪声的方法MTVn=πfBAcosθ–V公式Pageof为了说明磁耦合噪声的影响假设闭环面积为Acm的电路在通量密度均方根值为B(高斯)的磁场内工作。那么此电路中的感生噪声电压Vn可以用下式表示:在此公式中f表示磁场频率θ表示磁场B与环路面积为A的电路之间的角度。通过减少电路环路面积、磁场强度或入射角便可以降低磁场耦合。要减少电路环路面积则需要将电路导线排列得更紧密。将导线绞合在一起可以减少环路净面积。理想情况下正负增量环路面积等于零因此具有消除磁场耦合的效果。直接减弱磁场可能比较困难。不过由于磁场强度和电路与干扰源的距离立方成反比因此使受影响的电路远离磁场可以显著降低感生噪声电压。最后如果电路与磁场垂直则可以将耦合降至最低。如果电路的导线与磁场并行那么入射角为零因此感生噪声将达到最大。还有一些技术可用于从来源上降低磁场干扰情况。在前面的段落中接收器电路的导线被绞合在一起以消除导线周围的感生磁场。同一原理也可用于干扰源走线。如果磁场源为流过临近导线的大电流那么可以将这些导线绞合在一起从而减少净磁场。虽然屏蔽体和屏蔽套对磁场的屏蔽效果远远不如对电场的屏蔽效果但有时也会有用。低频时采用高导磁合金等高导磁率材料的磁屏蔽体可以在一定程度上衰减磁场。高频时只要屏蔽体的厚度大于所用导线的集肤深度(在所涉频率条件下)简单的导电屏蔽体就非常有效。注意铜的集肤深度为fcm其中f单位为Hz。无源元件:EMI克星只要使用得当电阻、电容和电感等无源元件都是降低外部感生干扰的强有力工具。简单的RC网络可以构成高效、经济的单极、低通滤波器。输入噪声会通过电阻转换成热量而消耗掉。但要注意固定电阻本身会产生热噪声。另外在运算放大器或仪表放大器的输入电路中使用时此类电阻会产生由输入偏置电流感生的失调电压。虽然使两个电阻相匹配可以将直流失调降至最低但该噪声将保持不变。图汇总了一些能够将EMI降至最低的常用低通滤波器。MTLPFilterTypeADVANTAGEDISADVANTAGERCSectionSimpleInexpensiveResistorThermalNoiseIBxRDropOffsetSinglePoleCutoffLCSection(Bifilar)VeryLowNoiseatLFVeryLowIRDropInexpensiveTwoPoleCutoffMediumComplexityNonlinearCoreEffectsPossibleπSection(CLC)VeryLowNoiseatLFVeryLowIRDropPrepackagedFiltersMultiplePoleCutoffMostComplexNonlinearCoreEffectsPossibleExpensivePageof图:在滤波器内使用无源元件来抑制EMI此外还可以在扼流圈的前后连接电容分别提供额外的CM滤波和差模滤波。这种CM扼流圈价格便宜而且由于线路的直流电阻很低因此热噪声和由偏置电流感生的失调极低。不过核芯周围有磁场。为了防止与其它电路发生耦合核芯可能需要用金属屏蔽体包围起来。同时注意应避免核芯中出现高电平电流因为这样可能会使氧化铁饱和。第三种无源滤波方法是采用封装的pi网络(CLC)。这类封装滤波器完全独立在输入端和输出端都连接有穿心式电容并集成一个屏蔽体以防止电感的磁场辐射噪声。这类网络价格较贵可提供较高的衰减水平并可在宽频率范围内工作但选择滤波器时必须确保磁珠所涉及的工作电流电平不会出现饱和。降低系统的EMI敏感度本文前面通过一些通用示例和技术概述了可用于降低或消除EMIRFI的步骤。图给出了一些基于系统考量的可能措施。如需了解其它抗EMI的滤波技术示例请参见“教程MT”如果应用中信号和回路导线没有实现良好地磁耦合那么可以使用共模(CM)扼流圈来增加两者之间的互感。注意这些注释主要适用于仪表放大器后者接收平衡输入信号(除非构建仪表放大器否则运算放大器本来要求用非平衡输入信号)。CM扼流圈非常容易构建只需将差分信号导线在高导磁率(>)氧化铁磁珠上绕几圈即可。磁珠的磁性允许差模电流顺畅通过但却会抑制CM电流。MTAlwaysAssumeThatInterferenceExists!UseConductingEnclosuresAgainstElectricandHFMagneticFieldsUsemuMetalEnclosuresAgainstLFMagneticFieldsImplementCableShieldsEffectivelyUseFeedthroughCapacitorsandPackagedPIFiltersPageof下文将进一步细述屏蔽原理。图:降低系统EMIRFI敏感度屏蔽概念回顾接下来讨论屏蔽效果概念这些背景知识。有兴趣的读者可以查看教程结尾的参考文献来了解更多详情。要有效地运用屏蔽概念需要了解干扰源、干扰源周围的环境以及干扰源与观察点(接收器)之间的距离。如果电路在干扰源附近工作(即近场或感应场)那么场特性取决干扰源。如果电路位于远处(即远场或辐射场)那么场特性取决于传输介质。如果电路与干扰源之间的距离小于干扰波长(λ)除以pi(即λpi)则电路在近场内工作。如果电路与干扰源之间的距离大于该数值那么电路在远场内工作。例如对于由ns脉冲边沿导致的干扰其带宽上限大约为MHz。MHz信号的波长约为英寸(光速约为"ns)。将该波长除以pi即可得到距离大约为英寸这就是近场和远场之间的界限。如果电路位于MHz干扰源的英寸范围之内那么该电路在干扰源近场内工作。如果距离大于英寸那么该电路在干扰源远场内工作。无论是何种干扰类型都具有相关的特征阻抗。该特征(即场的波阻抗)由其电场(以E表示)与其磁场(以H表示)的比值决定。在远场中电场与磁场的比值为自由空间的特征(波阻抗)即Zo=Ω。在近场中波阻抗由干扰性质以及与干扰源的距离决定。如果干扰源具有高电流和低电压(如环路天线或电源线路变压器)那么主要是磁场波阻抗小于Ω。如果干扰源具有低电流和高电压(如拉杆天线或高速数字开关电路)那么主要是电场波阻抗大于Ω。可以使用导电外壳来屏蔽敏感电路以免其受到这些外部场影响。这类材料可以形成与入射干扰的“阻抗不匹配”原因是屏蔽体的阻抗小于入射场的波阻抗。导电屏蔽体的有效性取决于以下两项:首先是因屏蔽材料反射入射波而造成的损耗。其次是因屏蔽材料吸收透射波而造成的损耗。反射损耗量取决于干扰类型及其波阻抗。但是吸收损耗量则与干扰类型无关。无论是对于近场辐射与远场辐射还是对于电场与磁场该损耗量都相同。两种介质间表面的反射损耗取决于两种介质的特征阻抗差异。对于电场反射损耗取决于干扰频率和屏蔽材料。该损耗可以用dB表示计算公式如下:其中σr是屏蔽材料的相对导电率单位为西门子每米μr是屏蔽材料的相对导磁率单位为亨利每米f是干扰频率而r是与干扰源的距离单位为米。对于磁场该损耗也取决于屏蔽材料和干扰频率。对于磁场反射损耗的计算公式如下:而对于平面波(r>λpi)则反射损耗的计算公式如下:“吸收”是屏蔽材料的第二种损耗机制。因吸收而造成的波衰减计算公式如下:其中t是屏蔽材料的厚度单位为英寸。该表达式适用于平面波、电场和磁场。由于透射场的强度相对于屏蔽材料的厚度呈指数减少因此当屏蔽体的厚度为一个集肤深度(δ)时则吸收损耗为dB。吸收损耗与厚度成正比但却与集肤深度成反比因此通过增加屏蔽材料厚度可以改善高频条件下的屏蔽效果。公式公式公式公式MTPageof在远场中由于屏蔽体阻抗Zs随频率升高而增加因此平面波的反射损耗随频率升高而减少。然而因为集肤深度减少所以吸收损耗会随频率升高而增加。对于电场和平面波主要屏蔽机制为反射损耗而在高频条件下屏蔽机制为吸收损耗。因此对于高频干扰信号铜或铝等轻便、易加工的高导电性材料可以提供足够的屏蔽效果。不过在低频条件下磁场的反射损耗和吸收损耗都很低。因此很难通过屏蔽体来保护电路不受低频磁场的影响。在这类应用中采用具有低磁阻的高导磁率材料效果最佳。这类低磁阻材料提供漏磁路径可使磁场偏离受保护的电路。例如钢和高导磁合金就是高导磁率材料。总而言之常用于屏蔽的金属材料具有以下特性:对于高频干扰采用高导电性金属而对于低频干扰则采用高导磁性金属。具有适当屏蔽效果的外壳可以非常有效地防止外部干扰影响其内部器件并可以抑制任何内部产生的干扰。不过在实际应用中屏蔽体上通常需要有开口以便配置调整旋钮、开关或连接器或者提供通风。不幸的是这些开口让高频干扰得以借机进入仪器内部因此可能影响屏蔽效果。评估外部场进入外壳的能力时请使用开口的最长尺寸(而非总面积)因为开口就好比槽形天线。公式可用于计算外壳上开口的屏蔽效果(即EMI泄漏或渗透敏感度):其中λ是干扰波长而L是开口的最大尺寸。当开口的最大尺寸等于干扰频率的半波长时穿过开口的EMI辐射达到最大(即屏蔽效果为dB)。根据经验应确保最长尺寸小于干扰信号的波长这时屏蔽效果为dB。另外在外壳每侧分别开一些小口要优于在一侧开很多口。这是因为不同侧面上的开口会向不同方向辐射能量这样屏蔽效果反而不会受影响。如果不得不留出开口和缝隙那么应当合理地单独或混合使用导电垫片、网屏和涂料将任意开口的最长尺寸限制在波长以内。穿过外壳的所有电缆、走线、连接器、指示器或控制轴都应该用环绕金属屏蔽体包裹并且该屏蔽体应该在入口点处连接到外壳上。在那些使用无屏蔽电缆走线的应用中建议在屏蔽体入口点处连接滤波器。公式MTSHIELDEDENCLOSUREASHIELDEDENCLOSUREBSHIELDEDINTERCONNECTCABLELENGTH=LFULLYSHIELDEDENCLOSURESCONNECTEDBYFULLYSHIELDEDCABLEKEEPALLINTERNALCIRCUITSANDSIGNALLINESINSIDETHESHIELDTRANSITIONREGION:WAVELENGTHSHIELDEDENCLOSUREASHIELDEDENCLOSUREBSHIELDEDINTERCONNECTCABLELENGTH=LFULLYSHIELDEDENCLOSURESCONNECTEDBYFULLYSHIELDEDCABLEKEEPALLINTERNALCIRCUITSANDSIGNALLINESINSIDETHESHIELDTRANSITIONREGION:WAVELENGTHPageof关于电缆和屏蔽体的基本要点虽然其他地方已经详细说明但此处还值得一提的是电缆及其屏蔽体使用不当可能成为辐射干扰和传导干扰的重要来源。这里就不再对这些问题做长篇大论有兴趣的读者可以查看参考文献、、和来了解背景知识。如图所示适当的电缆外壳屏蔽可以将敏感电路和信号“完全限制在屏蔽体内”屏蔽效果丝毫不受影响。图:屏蔽互连电缆可以是长线或短线具体取决于工作频率如图中所示外壳和屏蔽体必须适当接地否则会起到天线作用进而导致辐射干扰和传导干扰变得更糟(而不是变好)。视干扰类型(拾取辐射、低频高频)需以不同的方式来实现适当的电缆屏蔽并且与电缆长度密切相关。第一步是确定电缆长度在相关频率下属于“长线”还是“短线”。如果电缆长度小于最高干扰频率的波长那么视为短线。否则则视为长线。MTAAVNINVNCausesCurrentinShield(UsuallyHz)DifferentialErrorVoltageisProducedatInputofAUnless:AOutputisPerfectlyBalancedandAInputisPerfectlyBalancedandCableisPerfectlyBalancedGNDGNDAAVNINVNCausesCurrentinShield(UsuallyHz)DifferentialErrorVoltageisProducedatInputofAUnless:AOutputisPerfectlyBalancedandAInputisPerfectlyBalancedandCableisPerfectlyBalancedGNDGNDPageof例如Hz时长度小于英里的所有电缆都属于短线而这些低频电场的主要耦合机制为容性耦合。因此对于长度小于英里的所有电缆整条电缆上的干扰幅度都相同。如果应用中电缆长度属于长线或需要针对高频干扰提供保护那么首选方法是将电缆屏蔽体“两端”都连接到低阻抗点。正如下文所述可以是直接链接(驱动端)或容性连接(接收器端)。如果未接地未端接的传输线路效应可能导致电缆出现反射和驻波。当频率为MHz及以上时屏蔽体环焊()和金属连接器需要与地之间具有低阻抗连接。总而言之要针对低频(<MHz)电场干扰提供保护可以在一端将屏蔽体接地。对于高频干扰(>MHz)首选方法是将屏蔽体两端都接地即在屏蔽体和连接器之间使用环焊而连接器和外壳之间保持金属间导通。不过在实际操作中屏蔽体两端都直接接地时有一点需要注意就是这样做会构成低频接地环路如图所示。图:屏蔽双绞线中的接地环路可能导致误差只要两个系统A和A相距较远各系统的地电位(即VN)通常都存在差异。此电位差的频率通常为线路频率(或Hz)及其倍数。但是如果屏蔽体按照图中所示两端都直接接地那么屏蔽体中会出现噪声电流IN。在完美平衡的系统中系统的共模抑制能力无穷大因此这一电流不会在接收器A处产生任何差分误差。然而驱动器、其阻抗、电缆和接收器中永远不可能实现完美平衡因此会有一部分屏蔽电流以差分噪声信号形式出现在A的输入端。下面针对各示例说明屏蔽体正确接地方式。MTNCRTDRTDCBRIDGEANDCONDITIONINGCIRCUITSBRIDGEANDCONDITIONINGCIRCUITS“HYBRID”GROUNDNCRTDRTDCBRIDGEANDCONDITIONINGCIRCUITSBRIDGEANDCONDITIONINGCIRCUITS“HYBRID”GROUNDPageof如上所述电缆屏蔽体会受低频和高频干扰影响。良好的设计要求:如果电缆相对于干扰频率为长线(射频干扰通常就是如此)则屏蔽体两端都应接地。图所示为远程无源RTD传感器通过屏蔽电缆连接到电桥和调理电路。正确的接地方式如图中上部所示其中屏蔽体在接收端接地。不过出于安全考虑该屏蔽体的远端可能也要接地。这种情况下可以利用低电感陶瓷电容(μF至μF)在接收端接地这样仍可提供高频接地。该电容可用作屏蔽体上射频信号的地但却会阻止低频线路电流在屏蔽体中流动。这种技术通常称为“混合接地”。图所示为使用有源远程传感器和或其它电子器件的情况。这两种情况下无论是平衡驱动器(上部)还是单端驱动器(下部)混合接地都同样适合。两种情况下电容"C"会断开低频接地环路同时为图中右侧A接收端的屏蔽电缆提供有效的射频接地。图:屏蔽电缆(带无源传感器)的混合接地MTACAAACRSRSRSRSACAAACRSRSRSRSPageof此外对于所使用的源端接电阻RS还有一些细微之处应当注意。在平衡驱动和单端驱动情形下平衡线路上的驱动信号均由净阻抗RS产生而后者又作为两个RS分散在两个双绞引脚上。在图中上部的全差分驱动情形下这点比较直观一个取值为RS的电阻与A的互补输出串联。在图中下部的单端驱动情形下注意仍然使用了两个RS电阻其中一个电阻与两个引脚串联。此处接地哑回路引脚电阻可以为差分线路提供阻抗平衡的接地连接驱动从而帮助提高系统整体抗扰度。注意这种实施方案仅适用于A处具有平衡接收器的那些应用如图所示。图:平衡屏蔽电缆的阻抗平衡驱动可帮助提高平衡信号源或单端信号源的抗扰度同轴电缆与屏蔽双绞线的不同之处在于信号电流回路要穿过屏蔽体。因此理想的状况是在驱动端将屏蔽体接地而在差分接收器(A)端则允许屏蔽体悬空如图的上部所示。不过为使这种技术有效接收器必须是差分类型且必须具有良好的高频CM抑制能力。MTrProductDesigners,ndEd,Newnes,Oxford,,ISBN:ewYork,,itBoard,IEEEPress,,ISBNX,ISBNmpatibility,"EDN,January,IandCircuitComponents,"EDN,September,AACOAXCABLEShieldCarriesSignalReturnCurrentA参考文献:TimWilliams,EMCfoHenryOtt,NoiseReductionTechniquesInElectronicSystems,ndEd,JohnWileySons,NISBNMarkMontrose,EMCandthePrintedCircuRalphMorrison,GroundingAndShieldingTechniquesinInstrumentation,rdEd,JohnWileySons,NewYork,DarylGerkeandWilliamKimmel,"Designer’sGuidetoElectromagneticCoDesigningforEMC(WorkshopNotes),KimmelGerkeAssociates,Ltd,DarylGerkeandWilliamKimmel,"EMAlanRich,"UnderstandingInterferenceTypeNoise,"AnalogDialogue,Vol,No,,pp(alsoavailableasapplicationnoteAN)AlanRich,"ShieldingandGuarding,"AnalogDialogue,Vol,No,,pp(alsoavailableasapplicationnoteAN)ADIFFAMPSINGLEENDEDAMPAACOAXCABLEShieldCarriesSignalReturnCurrentAADIFFAMPSINGLEENDEDAMPPageof然而接收器可能是单端类型如标准单运放型电路中的典型元件。图中的下部示例就是如此因此这种情况下就必须将同轴电缆屏蔽体两端都接地。图:同轴电缆可以使用平衡接收器或单端接收器PageofMTsApplicationGuide,,AnalogDevices,Inc,Norwood,MA,ISBNJamesWong,JoeBuxton,AdolfoGarcia,JamesBryant,"FilteringandProtectionAgainstEMIRFI"and"InputStageRFIRectificationSensitivity",Chapter,pgofSystemAdolfoGarcia,"EMIRFIConsiderations",Chapter,pgofHighSpeedDesignTechniques,,AnalogDevices,Inc,Norwood,MA,,ISBNTechniquesforSensorSignalConditioning,WaltKester,WaltJung,ChuckKitchen,"PreventingRFIRectification",Chapter,pgofPracticalDesignAnalogDevices,Inc,Norwood,MA,,ISBNGuidetoInstrumentationAmplifiers,EditionCharlesKitchinandLewCounts,ADesigner'srd,AnalogDevices,ngineering,Inc,WorldTradeDrive,SanDiego,CA,,,http:wwwpulseengcomBandBcommonmodechokes,PulseE,,http:wwwpulseengcomUnderstandingCommonModeNoise,PulseEngineering,Inc,WorldTradeDrive,SanDiego,CA,HankZumbahlen,BasicLinearDesign,AnalogDevices,,ISBN:AlsoavailableasLinearCircuitDesignHandbook,ElsevierNewnes,,ISBN:,ISBN:ChapterWaltKester,AnalogDigitalConversion,AnalogDevices,,ISBN,ChapterAlsoavailableasTheDataConversionHandbook,ElsevierNewnes,,ISBN,ChapterWalterGJung,OpAmpApplications,AnalogDevices,,ISBN,CashapterAlsoavailableOpAmpApplicationsHandbook,ElsevierNewnes,,ISBNChaptercom一些与EMC和信号完整性相关的实用链接:KimmelGerkeAssociateswebsite,http:wwwemiguruHenryOttwebsite,http:wwwhottconsultantscomIEEEEMCwebsite,http:wwwewhieeeorgsocemcsliancecomindexhtmlMarkMontrosewebsite,http:wwwmontrosecompTimWilliamswebsite,http:wwwelmaccoukEricBogatinwebsite,http:wwwbethesignalcomHowardJohnsonwebsite,http:signalintegritycomCopyright,AnalogDevices,IncAllrightsreservedAnalogDevicesassumesnoresponsibilityforcustomerproductdesignortheuseorapplicationofcustomers’productsorforanyinfringementsofpatentsorrightsofotherswhichmayresultfromAnalogDevicesassistanceAlltrademarksandlogosarepropertyoftheirrespectiveholdersInformationfurnishedbyAnalogDevicesapplicationsanddevelopmenttoolsengineersisbelievedtobeaccurateandreliable,howevernoresponsibilityisassumedbyAnalogDevicesregardingtechnicalaccuracyandtopicalityofthecontentprovidedinAnalogDevicesTutorialsRev,,WKPageofMT指南RFI整流原理输入级RFI整流灵敏度模拟集成电路中有一种众所周知却又了解不深的现象即RFI整流在运算放大器和仪表放大器中尤为常见。放大极小信号时这些器件可以对大幅度带外HF信号进行整流即RFI。因此除所需信号外输出端还会出现直流误差。不需要的HF信号可以通过多种途径进入敏感模拟电路。引入和引出电路的导体为进入电路的干扰耦合提供了通路。这些导体会通过容性、感性或辐射耦合拾取噪声。杂散信号会和所需信号一起出现在放大器输入端。杂散信号的幅度虽然可能只有几十毫伏但是也会产生一些问题。简言之敏感低带宽直流放大器未必总能抑制带外杂散信号。对简单的线性低通滤波器而言情况确实如此而运算放大器和仪表放大器实际上会对高电平HF信号进行整流从而导致非线性和异常失调。本指南将讨论RFI整流的分析和预防方法。背景知识:运算放大器和仪表放大器RFI整流灵敏度测试几乎所有的仪表放大器和运算放大器输入级都采用某种类型的射极耦合BJT或源极耦合FET差分对。根据器件工作电流、干扰频率及其相对幅度这些差分对可以像高频检波器一样工作。检波过程会在干扰的谐波频谱成分上产生噪声同样也会在直流分量上产生噪声!从干扰中检测到的直流成分会转换放大器偏置电平导致结果不准确。运算放大器和仪表放大器中的RFI整流效果可以通过相对简单的测试电路来评估如RFI整流测试配置中所述(参见参考文献第至页)。在这些测试中运算放大器或仪表放大器增益配置为–(运算放大器)或(仪表放大器)直流输出在Hz低通滤波器后测量以防来自其它信号的干扰。测试激励选用MHz、mVpp信号远高于测试器件的频率限制。操作时测试可以评估存在激励时观察到的直流输出偏移。该测量的理想直流偏移为零给定器件的实际直流偏移表示相对RFI整流灵敏度。采用BJT和FET技术的器件都可以通过该方法来测试因为这些器件在高低电源电流水平下都可以工作。在参考文献中的原始运算放大器测试中有些FET输入器件(OP、OP、OP和AD)的输出电压不具有可观察的偏移而其它有些器件则表现出小于μV的偏移(折合到输入端)。在BJT输入运算放大器中偏移量会随着器件电源电流的增加而减小。只有两款器件不具有可观察的输出电压偏移(AD和AD)其它器件(OP和OP)的偏移则小于μV(折合至输入端)。可想而知其它运算放大器在接受此类测试时也会表现出类似模式。MTBJTinputdevicesrectifyreadilyForwardbiasedBEjunctionExponentialIVTransferCharacteristicFETinputdeviceslesssensitivetorectifyingReversedbiasedpnjunctionSquarelawIVTransferCharacteristicLowIsupplydevicesversusHighIsupplydevicesLowIsupplyHigherrectificationsensitivityHighIsupplyLowerrectificationsensitivity图:关于运算放大器和仪表放大器输入级RFI整流灵敏度的一些一般性观察Pageof通过这些测试可以概括出RFI整流的一些特点。首先器件耐受性似乎与电源电流成反比也就是说在低静态电源电流下偏置的器件具有最高的输出电压偏移。其次具有FET输入级的IC似乎比具有BJT的IC不易受整流影响。注意无论是运算放大器还是仪表放大器这些特点都是独立的。实际上这意味着低功耗运算放大器或仪表放大器更易受RFI整流影响。而且FET输入运算放大器(或仪表放大器)更不易受RFI整流的影响在较高电流下工作时尤为如此。根据上述数据和BJT与FET的基本差异我们可以总结一下之前了解的内容。双极性晶体管效应受正偏PN结(基极发射极结)的控制该结点的IV特性具有指数特性和明显的非线性。另一方面FET特性受施加到反向偏置PN结二极管上电压的控制(栅极源极结)。FET的IV特性满足平方律因此本身就比BJT更具有线性。对低电源电流器件而言电路中的晶体管经过偏置后电流远低于其峰值fT集电极电流。虽然IC构建所用的工艺涉及的器件fT可达几百MHz但是晶体管在低电流水平下工作时电荷跃迁时间会增加。采用的阻抗水平也使这些器件中的RFI整流变得更差。在低功耗运算放大器中阻抗约为几百到几千千欧而在中等电源电流设计中阻抗可能不超过几千欧。在这些因素的共同作用下低功耗器件的RFI整流特性变差。图总结了关于RFI整流灵敏度的一般性观察运算放大器和仪表放大器均适用。MTPageof分析方法:BJTRFI整流实验表明与具有FET输入的类似器件相比BJT输入器件具有更高的RFI整流灵敏度可以采用分析性更强的方法来解释这一现象。RF电路设计人员早就知道由于具备非线性IV特性PN结二极管是有效的整流器。HF正弦波输入的BJT晶体管电流输出频谱分析表明器件偏置越接近“膝部”非线性就越高。这会进而使其用作检波器时更为有效。这一点在低功耗运算放大器中尤为重要此时输入晶体管在极低集电极电流时会发生偏置。参考文献中说明了BJT集电极电流的整流分析方法在此恕不赘述除非需要作出重要结论。这些结果表明原始二次二阶项可以简化为频率相关项Δic(AC)(两倍输入频率下)和直流项Δic(DC)。后一项可以采用公式表示整流直流项的最终形式

职业精品

分销渠道选择.ppt

辞职申请书(优质范文).doc

公司年检申请书doc.doc

厂家和经销商代理合同.doc

用户评论

0/200
    暂无评论
上传我的资料

精彩专题

相关资料换一换

资料评价:

/ 145
所需积分:0 立即下载

意见
反馈

返回
顶部