首页 > > > 针对DDR2-800和DDR3的PCB信号完整性设计.doc

针对DDR2-800和DDR3的PCB信号完整性设计.doc

针对DDR2-800和DDR3的PCB信号完整性设计.doc

上传者: faluory 2014-04-01 评分1 评论0 下载0 收藏10 阅读量543 暂无简介 简介 举报

简介:本文档为《针对DDR2-800和DDR3的PCB信号完整性设计doc》,可适用于电子通讯领域,主题内容包含针对DDR和DDR的PCB信号完整性设计摘要本文章主要涉及到对DDR和DDR在设计印制线路板(PCB)时考虑信号完整性和电源完整性的设计事项这些是具符等。

针对 DDR2-800 DDR3 PCB 信号完整性设计 摘要 本文章主要涉及到对 DDR2 DDR3 在设计印制线路板( PCB )时,考虑信号 完整性和电源完整性的设计事项,这些是具有相当大的挑战性的。文章重点是讨 论在尽可能少的 PCB 层数,特别是 4 层板的情况下的相关技术,其中一些设计 方法在以前已经成熟的使用过。 1. 介绍 目前,比较普遍使用中的 DDR2 的速度已经高达 800Mbps ,甚至更高的速度, 1066Mbps ,而 DDR3 的速度已经高达 1600Mbps 。对于如此高的速度, PCB 的设计角度来讲,要做到严格的时序匹配,以满足波形的完整性,这里 有很多的因素需要考虑,所有的这些因素都是会互相影响的,但是,它们之间还 是存在一些个性的,它们可以被分类为 PCB 叠层、阻抗、互联拓扑、时延匹配、 串扰、电源完整性和时序,目前,有很多 EDA 工具可以对它们进行很好的计算 和仿真,其中 CadenceALLEGROSI-230 Ansoft’sHFSS 使用的比较多。 1:DDR2 DDR3 要求比较

第1页

编辑推荐

  • 名称/格式
  • 评分
  • 下载次数
  • 资料大小
  • 上传时间

用户评论

0/200
    暂无评论
上传我的资料

相关资料

资料评价:

/ 15
所需积分:1 立即下载
返回
顶部
举报
资料
关闭

温馨提示

感谢您对爱问共享资料的支持,精彩活动将尽快为您呈现,敬请期待!