首页 第5章 微机原理与接口技术课件(清华大学版)

第5章 微机原理与接口技术课件(清华大学版)

举报
开通vip

第5章 微机原理与接口技术课件(清华大学版)null第5章 存储器系统第5章 存储器系统主要内容:主要内容:存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器扩展技术 高速缓存§5.1 概 述§5.1 概 述主要内容: 存储器系统及其主要技术指标 半导体存储器的分类及特点 两类半导体存储器的主要区别一、存储器系统一、存储器系统1. 存储器系统的一般概念1. 存储器系统的一般概念将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来 系统的存储速度接近最快的存...

第5章 微机原理与接口技术课件(清华大学版)
null第5章 存储器系统第5章 存储器系统主要 内容 财务内部控制制度的内容财务内部控制制度的内容人员招聘与配置的内容项目成本控制的内容消防安全演练内容 :主要内容:存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器扩展技术 高速缓存§5.1 概 述§5.1 概 述主要内容: 存储器系统及其主要技术指标 半导体存储器的分类及特点 两类半导体存储器的主要区别一、存储器系统一、存储器系统1. 存储器系统的一般概念1. 存储器系统的一般概念将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来 系统的存储速度接近最快的存储器,容量接近 最大的存储器。构成存储系统。2. 两种存储系统2. 两种存储系统在一般计算机中主要有两种存储系统:Cache存储系统主存储器 高速缓冲存储器虚拟存储系统主存储器 磁盘存储器Cache存储系统Cache存储系统对程序员是透明的 目标: 提高存储速度Cache主存储器虚拟存储系统虚拟存储系统对应用程序员是透明的。 目标: 扩大存储容量主存储器磁盘存储器3. 主要性能指标3. 主要性能指标存储容量(S)(字节、千字节、兆字节等) 存取时间(T)(与系统命中率有关) 命中率(H) T=H*T1+(1-H)*T2 单位容量价格(C) 访问效率(e)4. 微机中的存储器4. 微机中的存储器 通用寄存器组及 指令、数据缓冲栈高速缓存主存储器联机外存储器脱机外存储器片内存储部件内存储部件外存储部件二、半导体存储器二、半导体存储器1. 半导体存储器1. 半导体存储器半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。 能存放一位二进制数的半导体器件称为一个存 储元。 若干存储元构成一个存储单元。2. 内存储器的分类2. 内存储器的分类 内存储器 随机存取存储器(RAM) 只读存储器(ROM)随机存取存储器(RAM)随机存取存储器(RAM) RAM静态存储器(SRAM) 动态存储器(DRAM)只读存储器(ROM)只读存储器(ROM) 只读存储器掩模ROM 一次性可写ROM EPROM EEPROM3. 主要技术指标3. 主要技术指标存储容量 存储单元个数×每单元的二进制数位数 存取时间 实现一次读/写所需要的时间 存取周期 连续启动两次独立的存储器操作所需间隔的最小时间 可靠性 功耗§5.2 随机存取存储器§5.2 随机存取存储器掌握: SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术一、静态存储器SRAM一、静态存储器SRAM1. SRAM的特点1. SRAM的特点存储元由双稳电路构成,存储信息稳定。p1992. 典型SRAM芯片2. 典型SRAM芯片掌握: 主要引脚功能 工作时序 与系统的连接使用 典型SRAM芯片典型SRAM芯片SRAM6264: 容量:8K X 8b 外部引线图外部引脚6264芯片的主要引线6264芯片的主要引线地址线:A0------A12; 数据线:D0------D7; 输出允许信号:OE; 写允许信号:WE; 选片信号:CS1,CS2。6264的工作过程6264的工作过程读操作 写操作 工作时序3. 8088总线信号3. 8088总线信号8088 总 线 A19-A0A15-A0MEMR、MEMWIOR、IOW 、AEN存储器输入/输出RD、WR4. 6264芯片与系统的连接4. 6264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码 电路高位地址信号D0~D7SRAM 62648088总线+5V┇5. 存储器编址5. 存储器编址001100001111000001011010低位地址(片内地址)高位地址(选片地址)存储器地址存储器地址片选地址片内地址高位地址低位地址内存地址6264芯片的编址6264芯片的编址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址存储器编址存储器编址001100001111000001011010CS00译码器1CS6. 译码电路6. 译码电路将输入的一组高位地址信号通过变换,产 生一个有效的输出信号,用于选中某一个 存储器芯片,从而确定了该存储器芯片在 内存中的地址范围。 将输入的一组二进制编码变换为一个特定 的输出信号。译码方式译码方式全地址译码 部分地址译码全地址译码全地址译码用全部的高位地址信号作为译码信号,使 得存储器芯片的每一个单元都占据一个唯 一的内存地址。全地址译码例全地址译码例A19A18A17A16A15A14A13&1CS11SRAM 6264CS2+5V011110006264芯片全地址译码例6264芯片全地址译码例该6264芯片的地址范围 = F0000H~F1FFFH片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地址全地址译码例全地址译码例若已知某SRAM 6264芯片在内存中的地址为: 3E000H~3FFFFH 试画出将该芯片连接到系统的译码电路。全地址译码例全地址译码例设计步骤: 写出地址范围的二进制表示; 确定各高位地址状态; 设计译码器。片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址全地址译码例全地址译码例A19A18A17A16A15A14A13&1CS1高位地址:0011111SRAM 6264CS2+5V00111110部分地址译码部分地址译码用部分高位地址信号(而不是全部)作为译码 信号,使得被选中得存储器芯片占有几组不同 的地址范围。 下例使用高5位地址作为译码信号,从而使被 选中芯片的每个单元都占有两个地址,即这两 个地址都指向同一个单元。部分地址译码例部分地址译码例两组地址: F0000H —— F1FFFH B0000H —— B1FFFHA19A17A16A15A14A13&16264 CS1111000高位地址: 1×110001011000,1111000应用举例应用举例将SRAM 6264芯片与系统连接,使其地址范围为:38000H~39FFFH。 使用74LS138译码器构成译码电路。存储器芯片与系统连接例存储器芯片与系统连接例由题知地址范围: 0 0 1 1 1 0 0 0 … … … 0 0 0 1 1 1 0 0 1 … … … 1高位地址A19A12A0应用举例应用举例D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY0二、动态随机存储器DRAM二、动态随机存储器DRAM1. DRAM的特点1. DRAM的特点存储元主要由电容构成; 由于电容存在的漏电现象而使其存储的信息不稳定,故DRAM芯片需要定时刷新。2. 典型DRAM芯片2164A2. 典型DRAM芯片2164A2164A:64K×1bit 采用行地址和列地址来确定一个单元; 行列地址分时传送, 共用一组地址信号线; 地址信号线的数量仅 为同等容量SRAM芯 片的一半。主要引线主要引线 行地址选通信号。用于锁存行地址; 列地址选通信号。 地址总线上先送上行地址,后送上列地址,它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。 DIN: 数据输入 DOUT:数据输出WE=0 WE=1 WE:写允许信号RAS:CAS:数据写入数据读出工作原理工作原理数据读出 数据写入 刷新工作时序刷新刷新将存放于每位中的信息读出再照原样写 入原单元的过程---------刷新刷新时序3. 2164A在系统中的连接3. 2164A在系统中的连接与系统连接图三、存储器扩展技术三、存储器扩展技术1. 存储器扩展1. 存储器扩展 用多片存储芯片构成一个需要的内存空间; 各存储器芯片在整个内存中占据不同的地址范 围; 任一时刻仅有一片(或一组)被选中。 存储器芯片的存储容量等于: 单元数×每单元的位数字节数字长扩展单元扩展字长2. 存储器扩展方法2. 存储器扩展方法位扩展 字扩展 字位扩展 扩展字长扩展单元数既扩展字长也扩展单元数位扩展位扩展构成内存的存储器芯片的字长小于内存单元 的字长时——需进行位扩展。 位扩展:每单元字长的扩展。位扩展例位扩展例用8片2164A芯片构成64KB存储器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…位扩展方法:位扩展方法:将每片的地址线、控制线并联,数据线分 别引出。 位扩展特点: 存储器的单元数不变,位数增加。 字扩展字扩展地址空间的扩展 芯片每个单元中的字长满足,但单元数不满足。 扩展原则: 每个芯片的地址线、数据线、控制线并联。 片选端分别引出,以使每个芯片有不同的地址范围。字扩展示意图A0~A10DBABD0~D7A0~A10R/WCS2K×8D0~D7A0~A102K×8D0~D7D0~D7A0~A10CS译码器Y0Y1高位地址R/W字扩展示意图字扩展例字扩展例用两片64K×8位的SRAM芯片构成容量为128KB的存储器 两芯片的地址范围分别为: 20000H~2FFFFH 30000H~3FFFFH 字扩展例字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址: 芯片1: 0 0 1 0 芯片2: 0 0 1 1A19A18A17A16芯片1芯片2字位扩展字位扩展设计过程: 根据内存容量及芯片容量确定所需存储芯片数; 进行位扩展以满足字长要求; 进行字扩展以满足容量要求。 若已有存储芯片的容量为L×K,要构成容量为M ×N的存储器,需要的芯片数为: (M / L) ×(N / K)字位扩展例字位扩展例用32Kb芯片构成256KB的内存。§5.3 只读存储器(ROM)§5.3 只读存储器(ROM)掩模ROM 一次性可写ROM 可读写ROM分 类EPROM EEPROM(紫外线擦除)(电擦除)一、EPROM一、EPROM1. 特点1. 特点可多次编程写入; 掉电后内容不丢失; 内容的擦除需用紫外线擦除器。2. EPROM 27642. EPROM 27648K×8bit芯片 地址信号:A0 —— A12 数据信号:D0 —— D7 输出信号:OE 片选信号:CE 编程脉冲输入:PGM 其引脚与SRAM 6264完全兼容.2764的工作方式2764的工作方式数据读出 编程写入 擦除 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 编程方式 快速编程方式编程写入: 每出现一个编程负脉冲就写入一个字节数据二、EEPROM二、EEPROM1. 特点1. 特点可在线编程写入; 掉电后内容不丢失; 电可擦除。2. 典型EEPROM芯片98C64A2. 典型EEPROM芯片98C64A8K×8bit芯片; 13根地址线(A0 —— A12); 8位数据线(D0 —— D7); 输出允许信号(OE); 写允许信号(WE); 选片信号(CE); 状态输出端(READY / BUSY)。3. 工作方式3. 工作方式数据读出 编程写入 擦除字节写入:每一次BUSY正脉冲写 入一个字节 自动页写入:每一次BUSY正脉冲写 入一页(1~ 32字节)字节擦除:一次擦除一个字节 片擦除:一次擦除整片4. EEPROM的应用4. EEPROM的应用可通过编写程序实现对芯片的读写; 每写入一个字节都需判断READY / BUSY 端的状态,仅当该端为高电平时才可写 入下一个字节。P219例四、闪速EEPROM四、闪速EEPROM特点: 通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。工作方式工作方式数据读出 编程写入: 擦 除读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记数据写入,写软件保护字节擦除,块擦除,片擦除 擦除挂起§5.4 高速缓存(Cache)§5.4 高速缓存(Cache)了解: Cache的基本概念; 基本工作原理; 命中率; Cache的分级体系结构Cache的基本概念Cache的基本概念设置Cache的理由: CPU与主存之间在执行速度上存在较大差异; 高速存储器芯片的价格较高; 设置Cache的条件: 程序的局部性原理 时间局部性: 最近的访问项可能在不久的将来再次被访问 空间局部性: 一个进程所访问的各项,其地址彼此很接近Cache的工作原理Cache的工作原理CPUCache主 存DBDBDB命中存在不命中Cache的命中率Cache的命中率访问内存时,CPU首先访问Cache,找到则 “命中”,否则为“不命中”。 命中率影响系统的平均存取速度。 Cache存储器系统的平均存取速度= Cache存取速度×命中率+RAM存取速度×不命中率 Cache与内存的空间比一般为:1128Cache的读写操作Cache的读写操作读操作 写操作贯穿读出式 旁路读出式写穿式 回写式贯穿读出式贯穿读出式CPUCache主 存 CPU对主存的所有数据请求都首先送到Cache, 在Cache中查找。 若命中,切断CPU对主存的请求,并将数据送出; 如果不命中,则将数据请求传给主存。旁路读出式旁路读出式CPU向Cache和主存同时发出数据请求。 命中,则Cache将数据回送给CPU,并同时中断CPU对主 存的请求; 若不命中,则Cache不做任何动作,由CPU直接访问主存CPUCache主 存写穿式写穿式从CPU发出的写信号送Cache的同时也写入主存。CPUCache主 存回写式(写更新)回写式(写更新)数据一般只写到Cache,当Cache中的数据被再次更新时,将原更新的数据写入主存相应单元,并接受新的数据。CPUCache主 存更新写入Cache的分级体系结构Cache的分级体系结构一级Cache:容量一般为8KB---64KB 一级Cache集成在CPU片内。L1 Cache分为指令Cache和数据Cache。使指令和数据的访问互不影响。指令Cache用于存放预取的指令。数据Cache中存放指令的操作数。 二级Cache:容量一般为128KB---2MB 在PentiumⅡ之后的微处理器芯片上都配置了二级Cache,其工作频率与CPU内核的频率相同。 Cache的分级体系结构Cache的分级体系结构系统中的二级Cache CPU L1 CacheL2 Cache速度和存储容量兼备提高存取速度主 存提供存储容量IBM PC/XT存储器的空间分配IBM PC/XT存储器的空间分配00000H9FFFFHBFFFFHFFFFFHRAM区 640KB保留区 128KBROM区 256KB作业:作业:作业请从服务器下载
本文档为【第5章 微机原理与接口技术课件(清华大学版)】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
is_016369
暂无简介~
格式:ppt
大小:997KB
软件:PowerPoint
页数:0
分类:互联网
上传时间:2014-01-16
浏览量:50