唐塑飞计算机组成原理第2版

null计算机组成原理计算机组成原理唐朔飞第２版高等教育出版社 高等教育电子音像出版社null 为配合由高等教育出版社出版的面向21世纪课程教材《计算机组成原理》教学和自学的需要，随书出版了《计算机组成原理》配套课件。为了配合该教材的第２版，本课件在保留原课件特色的基础上，做了相应的补充和修改。 该课件与《计算机组成原理》第２版教材在体系上完全一致，它以课堂教学为依托，帮助读者边阅读边思考，通过点击鼠标，逐行显示精练的文字和简明的图 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf ，既可从文稿中对教材的重点和难点加深理解，又可从视图中看到动画演示效果，形象地理解各种电路的工作原理和设计思路。 新版课件提供了章目录和节目录。操作上除了顺序播放外，还可任选一章、任选一节播放，并可从任意一页幻灯片返回到上一级目录。具体功能如下。null 1. 进入章目录后，可点击任一章播放。 2. 进入节目录后，可点击任一节播放。 3. 每一节播放结束时，可继续播放，也可点击本节最后一页幻灯片右下角的按钮，回到上一级目录，再点击节目录幻灯片右下角的按钮，即可回到章目录。 4. 点击任一页幻灯片右下角的按钮，均可回到上一级目录。 在修改课件过程中，哈尔滨工业大学计算机科学与技术学院张丽杰、罗丹彦为课件的录入、排版、绘图、动画演示做了大量工作，在此表示衷心感谢。 由于时间仓促，难免有不妥之处，敬请读者和专家批评指正。 　　　　　　　　　　　　　　　　　　　　　　　 　唐朔飞 　 2007年12月第１章 计算机系统概论第１章 计算机系统概论第３章 系统总线第４章 存储器第５章 输入输出系统第６章 计算机的运算方法第７章 指令系统第８章 CPU 的结构和功能第９章 控制单元的功能第10章 控制单元的设计第２章 计算机的发展及应用第１章 计算机系统概论第１章 计算机系统概论1.1 计算机系统简介1.4 本书结构1.3 计算机硬件的主要技术指标1.2 计算机的基本组成1.1 计算机系统简介1.1 计算机系统简介由具有各类特殊功能 的信息（程序）组成1. 计算机系统计算机系统计算机的实体， 如主机、外设等一、 计算机的软硬件概念null按任务需要编制成的各种程序用来管理整个计算机系统 语言处理程序操作系统服务性程序数据库管理系统网络软件软 件1.1null1.12. 计算机的解题过程null二、计算机系统的层次结构高级语言虚拟机器 M3汇编语言虚拟机器 M2机器语言实际机器 M1微指令系统微程序机器 M01.1null用编译程序翻译 成汇编语言程序用汇编程序翻译 成机器语言程序用机器语言解释操作系统用微指令解释机器指令由硬件直接执行微指令1.1null程序员所见到的计算机系统的属性 概念性的结构与功能特性实现计算机体系结构所体现的属性有无乘法指令如何实现乘法指令（指令系统、数据类型、寻址技术、I/O机理）（具体指令的实现）1.1三、计算机体系结构和计算机组成1.2 计算机的基本组成1.2 计算机的基本组成1. 计算机由五大部件组成3. 指令和数据用二进制表示4. 指令由操作码和地址码组成6. 以运算器为中心5. 存储程序一、冯·诺依曼计算机的特点5. 存储程序null算术运算 逻辑运算存放数据 和程序将信息转换成机 器能识别的形式将结果转换成 人们熟悉的形式指挥程序 运行1.2冯·诺依曼计算机硬件框图null1.2冯·诺依曼计算机硬件框图null二、计算机硬件框图1.21. 以存储器为中心的计算机硬件框图nullALU主存 辅存CPU主机I/O设备硬件CU2.现代计算机硬件框图1.2null1.上机前的准备 建立数学模型 编制解题程序 确定计算方法程序 —— 运算的 全部步骤指令 —— 每 一个步骤1.2三、计算机的工作步骤null取x 至运算器中乘以x 在运算器中乘以a 在运算器中存ax2 在存储器中取b 至运算器中乘以x 在运算器中加ax2 在运算器中加c 在运算器中= (ax + b)x + c 取x 至运算器中乘以a 在运算器中加b 在运算器中乘以x 在运算器中加c 在运算器中计算 ax2 + bx + c1.2编程举例null000001 0000001000打印 停机取数 α存数 β加 γ乘 δ指令格式举例1.2null1.2计算 ax2 + bx + c 程序清单null存储体大楼存储单元 存放一串二进制代码存储字 存储单元中二进制代码的组合存储字长 存储单元中二进制代码的位数每个存储单元赋予一个地址号按地址寻访– 存储单元– 存储元件（0/1）– 房间– 床位（无人/ 有人）(1)存储器的基本组成1.22.计算机的解题过程nullMARMDR1.2存储器地址寄存器 反映存储单元的个数存储器数据寄存器 反映存储字长(1)存储器的基本组成null(2)运算器的基本组成及操作过程1.2被加数被减数被除数乘数商加数减数被乘数除数加法减法乘法除法和差余数null① 加法操作过程1.2null1.2② 减法操作过程null1.2③ 乘法操作过程null1.2④ 除法操作过程null取指令分析指令执行指令PCIRCU取指执行IR 存放当前欲执行的指令访存访存完成 一条 指令1.2(3)控制器的基本组成null以取数指令为例(4)主机完成一条指令的过程1.2null以存数指令为例1.2(4)主机完成一条指令的过程null(5) ax2 + bx + c 程序的运行过程 将程序通过输入设备送至计算机 程序首地址 打印结果 分析指令 取指令… 停机 启动程序运行 执行指令 1.2MARMMDRIRPCCUOP(IR)Ad(IR)MARMMDRACCPC1.3 计算机硬件的主要技术指标1.3 计算机硬件的主要技术指标1.机器字长2.运算速度CPU 一次能处理数据的位数 与 CPU 中的 寄存器位数 有关主频null221 = 256 KB3.存储容量主存容量辅存容量存储单元个数 × 存储字长字节数字节数 80 GB如 MAR MDR 容量 10 8 16 32存放二进制信息的总位数1.31 K × 8位64 K × 32位1.4 本书结构1.4 本书结构第１篇 概论1.4 本书结构1.4 本书结构第２篇 计算机系统的硬件结构1.4 本书结构1.4 本书结构第３篇 CPU1.4 本书结构1.4 本书结构第４篇 CU第２章 计算机的发展及应用第２章 计算机的发展及应用2.3 计算机的展望2.2 计算机的应用2.1 计算机的发展史2.1 计算机的发展史2.1 计算机的发展史一、计算机的产生和发展1946年 美国 ENIAC1955年退役用手工搬动开关和拔插电缆来编程null世界上第一台电子计算机 ENIAC(1946)2.1null硬件技术对计算机更新换代的影响2.1null第一台von Neumann 系统结构的计算机2.1nullIBM System／360 2.1null2.1 1.　IBM: BlueGene/L - eServer Blue Gene Solution212 992 个 CPU 最大平均速度 478 200 GFLOPS最快的五台超级计算机（截止到 2007.11）null2.12.IBM: JUGENE - Blue Gene/P Solution 65 536个 CPU 最大平均速度 167 300 GFLOPS 最快的五台超级计算机（截止到 2007.11）null3.SGI: SGI Altix ICE 82002.114 336个 CPU 最大平均速度 126 900 GFLOPS 最快的五台超级计算机（截止到 2007.11）null2.14. HP : EKA - Cluster Platform 3000 BL460c 14 240个 CPU 最大平均速度 117 900 GFLOPS最快的五台超级计算机（截止到 2007.11）null2.1最快的五台超级计算机（截止到 2007.11）5. HP : Cluster Platform 3000 BL460c 13 728个 CPU 最大平均速度 102 800 GFLOPSnull2.1最权威的超级计算机排名的参考网址 http://www.top500.orgnull二、微型计算机的出现和发展微处理器芯片存储器芯片1971年1970年2.1nullMoore 定律Intel 公司的缔造者之一 Gordon Moore 提出2.1nullIntel 公司的典型微处理器产品8080 8位 1974年 8086 16位 1979年 2.9 万个晶体管 80286 16位 1982年 13.4 万个晶体管 80386 32位 1985年 27.5 万个晶体管 80486 32位 1989年 120.0 万个晶体管 Pentium 64位（准） 1993年 310.0 万个晶体管 Pentium Pro 64位（准） 1995年 550.0 万个晶体管 Pentium Ⅱ 64位（准） 1997年 750.0 万个晶体管 Pentium Ⅲ 64位（准） 1999年 950.0 万个晶体管 Pentium Ⅳ 64位 2000年 4 200.0 万个晶体管2.1　　　　　　　2007 年 芯片上可集成 3 亿 5 千万 个晶体管 预计　2010 年 芯片上可集成 8 亿 个晶体管null三、软件技术的兴起和发展机器语言 面向机器汇编语言 面向机器高级语言 面向问题FORTRAN 科学计算和工程计算PASCAL 结构化程序设计C＋＋ 面向对象Java 适应网络环境 1. 各种语言2.1null2. 系统软件语言处理程序 汇编程序 编译程序 解释程序操作系统 DOS UNIX Windows 服务性程序 装配 调试 诊断 排错数据库管理系统 数据库和数据库管理软件网络软件2.1null3. 软件发展的特点⑴ 开发周期长⑵ 制作成本昂贵⑶ 检测软件产品质量的特殊性2.12.2 计算机的应用2.2 计算机的应用一、科学计算和数据处理二、工业控制和实时控制三、网络技术1. 电子商务2. 网络教育3. 敏捷制造null四、虚拟现实五、办公自动化和管理信息系统六、CAD/CAM/CIMS七、多媒体技术八、人工智能2.2null2.3 计算机的展望一、计算机具有类似人脑的一些超级 智能功能要求计算机的速度达1015/秒二、芯片集成度的提高受以下三方面的限制 芯片集成度受物理极限的制约 按几何级数递增的制作成本 芯片的功耗、散热、线延迟null三、？替代传统的硅芯片1. 光计算机2. DNA生物计算机3. 量子计算机利用光子取代电子进行运算和存储通过控制DNA分子间的生化反应利用原子所具有的量子特性2.3第３章 系统总线第３章 系统总线3.1 总线的基本概念3.2 总线的分类3.3 总线特性及性能指标3.4 总线结构3.5 总线控制3.1 总线的基本概念3.1 总线的基本概念一、为什么要用总线二、什么是总线三、总线上信息的传送串行并行null四、总线结构的计算机举例1. 面向 CPU 的双总线结构框图 中央处理器 CPU3.1null2. 单总线结构框图3.1null3. 以存储器为中心的双总线结构框图 主存3.13.2 总线的分类3.2 总线的分类1.片内总线2.系统总线芯片内部 的总线双向 与机器字长、存储字长有关单向 与存储地址、 I/O地址有关有出 有入计算机各部件之间 的信息传输线存储器读、存储器写 总线允许、中断确认中断请求、总线请求null3.通信总线串行通信总线并行通信总线传输方式3.23.3 总线特性及性能指标3.3 总线特性及性能指标一、总线物理实现null二、总线特性尺寸、形状、管脚数　及　排列顺序传输方向 和有效的 电平 范围每根传输线的 功能信号的 时序 关系3.3地址 数据 控制null三、总线的性能指标数据线 的根数每秒传输的最大字节数（MBps）同步、不同步地址线 与 数据线 复用地址线、数据线和控制线的 总和负载能力并发、自动、仲裁、逻辑、计数3.3nullISA EISA VESA(LV-BUS) PCI AGP RS-232 USB总 线 标 准 四、总线标准3.3null3.3 四、总线标准3.4 总线结构3.4 总线结构一、单总线结构null1. 双总线结构具有特殊功能的处理器， 由通道对I/O统一管理二、多总线结构3.4null2. 三总线结构3.4null3. 三总线结构的又一形式3.4null4. 四总线结构3.4null1. 传统微型机总线结构三、总线结构举例3.4null2. VL-BUS局部总线结构3.4null3. PCI 总线结构3.4null4. 多层 PCI 总线结构3.43.5 总线控制3.5 总线控制一、总线判优控制 总线判优控制分布式集中式1. 基本概念链式查询计数器定时查询独立请求方式null2. 链式查询方式3.5I/O接口1null3. 计数器定时查询方式I/O接口13.5设备地址null4. 独立请求方式3.5null二、总线通信控制1. 目的2. 总线传输周期主模块申请，总线仲裁决定主模块向从模块 给出地址 和 命令主模块和从模块 交换数据主模块 撤消有关信息 解决通信双方 协调配合 问题3.5null由 统一时标 控制数据传送充分 挖掘 系统 总线每个瞬间 的 潜力3. 总线通信的四种方式采用 应答方式 ，没有公共时钟标准同步、异步结合3.5null(1) 同步式数据输入3.5null(2) 同步式数据输出3.5null不互锁半互锁全互锁(3) 异步通信3.5null(4) 半同步通信3.5（同步、异步 结合）null以输入数据为例的半同步通信时序T1 主模块发地址T2 主模块发命令…T3 从模块提供数据T4 从模块撤销数据，主模块撤销命令3.5null3.5null上述三种通信的共同点一个总线传输周期（以输入数据为例） 主模块发地址 、命令 从模块准备数据 从模块向主模块发数据总线空闲3.5占用总线不占用总线占用总线null(5) 分离式通信充分挖掘系统总线每个瞬间的潜力一个总线传输周期子周期1子周期23.5null1. 各模块有权申请占用总线分离式通信特点充分提高了总线的有效占用2. 采用同步方式通信，不等对方回答3. 各模块准备数据时，不占用总线4. 总线被占用时，无空闲3.5第４章 存 储 器第４章 存 储 器4.1 概述4.2 主存储器4.3 高速缓冲存储器4.4 辅助存储器4.1 概 述4.1 概 述一、存储器分类1. 按存储介质分类(1) 半导体存储器(2) 磁表面存储器(3) 磁芯存储器(4) 光盘存储器易失TTL 、MOS磁头、载磁体硬磁材料、环状元件激光、磁光材料null(1) 存取时间与物理地址无关（随机访问） 顺序存取存储器 磁带4.12. 按存取方式分类(2) 存取时间与物理地址有关（串行访问） 随机存储器 只读存储器 直接存取存储器 磁盘在程序的执行过程中 可 读 可 写在程序的执行过程中 只 读null磁盘、磁带、光盘 高速缓冲存储器（Cache）Flash Memory存 储 器3. 按在计算机中的作用分类4.1null高小快1. 存储器三个主要特性的关系 二、存储器的层次结构4.1null虚拟存储器虚地址逻辑地址实地址物理地址主存储器4.1（速度）（容量）4.2 主存储器4.2 主存储器一、概述1. 主存的基本组成null2. 主存和 CPU 的联系4.2null 高位字节 地址为字地址 低位字节 地址为字地址设地址线 24 根按 字节 寻址按 字 寻址若字长为 16 位按 字 寻址若字长为 32 位3. 主存中存储单元地址的分配4.2224 = 16 M8 M4 Mnull(2) 存储速度4. 主存的技术指标(1) 存储容量(3) 存储器的带宽主存 存放二进制代码的总位数 读出时间 写入时间 存储器的 访问时间 读周期 写周期位/秒4.2null芯片容量二、半导体存储芯片简介1. 半导体存储芯片的基本结构1K×4位16K×1位8K×8位1041411384.2null片选线　　　读/写控制线（低电平写 高电平读）（允许读）4.2（允许写）null存储芯片片选线的作用用 16K × 1位 的存储芯片组成 64K × 8位 的存储器 32片4.2null2. 半导体存储芯片的译码驱动方式(1) 线选法4.2null(2) 重合法4.20,0null 三、随机存取存储器 ( RAM ) 1. 静态 RAM (SRAM) (1) 静态 RAM 基本电路A´ 触发器非端A 触发器原端4.2T1 ~ T4null ① 静态 RAM 基本电路的 读 操作 4.2读选择有效null ② 静态 RAM 基本电路的 写 操作 4.2写选择有效null (2) 静态 RAM 芯片举例① Intel 2114 外特性存储容量 1K×4 位4.2null ② Intel 2114 RAM 矩阵 (64 × 64) 读4.2null4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读null15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS00000000004.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读0163248null4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读0163248null4.2 ② Intel 2114 RAM 矩阵 (64 × 64) 读0163248null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null4.2 ③ Intel 2114 RAM 矩阵 (64 × 64) 写null (3) 静态 RAM 读 时序 4.2null (4) 静态 RAM (2114) 写 时序 4.2null (1) 动态 RAM 基本单元电路 2. 动态 RAM ( DRAM )读出与原存信息相反读出时数据线有电流 为 “1”写入与输入信息相同写入时 CS 充电 为 “1” 放电 为 “0”4.2T无电流有电流null (2) 动态 RAM 芯片举例① 三管动态 RAM 芯片 (Intel 1103) 读4.2读 写 控 制 电 路null② 三管动态 RAM 芯片 (Intel 1103) 写4.2null4.2② 三管动态 RAM 芯片 (Intel 1103) 写null4.2② 三管动态 RAM 芯片 (Intel 1103) 写null4.2② 三管动态 RAM 芯片 (Intel 1103) 写null4.2② 三管动态 RAM 芯片 (Intel 1103) 写null4.2② 三管动态 RAM 芯片 (Intel 1103) 写null4.2② 三管动态 RAM 芯片 (Intel 1103) 写读 写 控 制 电 路null4.2② 三管动态 RAM 芯片 (Intel 1103) 写读 写 控 制 电 路null4.2② 三管动态 RAM 芯片 (Intel 1103) 写读 写 控 制 电 路null③ 单管动态 RAM 4116 (16K × 1位) 外特性4.2null④ 4116 (16K × 1位) 芯片 读 原理4.263000null⑤ 4116 (16K×1位) 芯片 写 原理4.2630null (3) 动态 RAM 时序 行、列地址分开传送写时序数据 DOUT 有效数据 DIN 有效读时序4.2null (4) 动态 RAM 刷新 刷新与行地址有关“死时间率” 为 128/4 000 ×100% = 3.2%“死区” 为 0.5 s ×128 = 64 s 4.2以128 × 128 矩阵为例nulltC = tM + tR无 “死区”② 分散刷新（存取周期为1 s ）(存取周期为 0.5 s + 0.5 s )4.2以 128 ×128 矩阵为例null③ 分散刷新与集中刷新相结合（异步刷新）对于 128 ×128 的存储芯片（存取周期为 0.5 s ）将刷新安排在指令译码阶段，不会出现 “死区”“死区” 为 0.5 s 若每隔 15.6 s 刷新一行每行每隔 2 ms 刷新一次4.2null 3. 动态 RAM 和静态 RAM 的比较存储原理集成度芯片引脚功耗价格速度刷新4.2null 四、只读存储器（ROM） 1. 掩模 ROM ( MROM ) 行列选择线交叉处有 MOS 管为“1”行列选择线交叉处无 MOS 管为“0” 2. PROM (一次性编程) 4.2null 3. EPROM (多次性编程 ) (1) N型沟道浮动栅 MOS 电路紫外线全部擦洗4.2null(2) 2716 EPROM 的逻辑图和引脚4.2null 4. EEPROM (多次性编程 ) 电可擦写局部擦写全部擦写5. Flash Memory (闪速型存储器) 比 EEPROM快4.2EPROM价格便宜 集成度高EEPROM电可擦洗重写具备 RAM 功能null 用 1K × 4位 存储芯片组成 1K × 8位 的存储器？片 五、存储器与 CPU 的连接 1. 存储器容量的扩展4.22片null (2) 字扩展（增加存储字的数量） 用 1K × 8位 存储芯片组成 2K × 8位 的存储器4.2？片2片null (3) 字、位扩展用 1K × 4位 存储芯片组成 4K × 8位 的存储器4.2？片8片null 2. 存储器与 CPU 的连接 (1) 地址线的连接(2) 数据线的连接(3) 读/写命令线的连接(4) 片选线的连接(5) 合理选择存储芯片(6) 其他 时序、负载4.2null例4.1 解: (1) 写出对应的二进制地址码(2) 确定芯片的数量及类型A15A14A13 A11 A10 … A7 … A4 A3 … A04.2null(3) 分配地址线A10~ A0 接 2K × 8位 ROM 的地址线A9 ~ A0 接 1K × 4位 RAM 的地址线(4) 确定片选信号4.2null例 4.1 CPU 与存储器的连接图4.2null(1) 写出对应的二进制地址码(2) 确定芯片的数量及类型(3) 分配地址线(4) 确定片选信号1片 4K × 8位 ROM 2片 4K × 8位 RAMA11~ A0 接 ROM 和 RAM 的地址线4.2null用 138 译码器及其他门电路（门电路自定）画出 CPU和 2764 的连接图。要求地址为 F0000H~FFFFFH , 并 写出每片 2764 的地址范围。4.2null六、存储器的校验编码的纠错 、检错能力与编码的最小距离有关L —— 编码的最小距离D —— 检测错误的位数C —— 纠正错误的位数汉明码是具有一位纠错能力的编码4.21 . 编码的最小距离任意两组合法代码之间 二进制位数 的 最少差异null汉明码的组成需增添 ？位检测位检测位的位置 ？检测位的取值 ？2k ≥ n + k + 1检测位的取值与该位所在的检测“小组” 中 承担的奇偶校验任务有关组成汉明码的三要素4.22 . 汉明码的组成null各检测位 Ci 所承担的检测小组为gi 小组独占第 2i－1 位gi 和 gj 小组共同占第 2i－1 + 2j－1 位gi、gj 和 gl 小组共同占第 2i－1 + 2j－1 + 2l－1 位 4.2null例4.4 求 0101 按 “偶校验” 配置的汉明码解：∵ n = 4根据 2k ≥ n + k + 1得 k = 3汉明码排序如下:C1 C2 C40∴ 0101 的汉明码为 01001014.210null按配偶原则配置 0011 的汉明码C1 C2 C41 0 0解：∵ n = 4 根据 2k ≥ n + k + 1取 k = 3∴ 0011 的汉明码为 1000011练习14.2null3. 汉明码的纠错过程形成新的检测位 Pi ，如增添 3 位 （k = 3），新的检测位为 P4 P2 P1 。以 k = 3 为例，Pi 的取值为对于按 “偶校验” 配置的汉明码 不出错时 P1= 0，P2 = 0，P4 = 0C1C2C4其位数与增添的检测位有关，4.2null无错有错有错∴　P4P2P1 = 110第 6 位出错，可纠正为 0100101， 故要求传送的信息为 0101。纠错过程如下例4.5解：4.2null练习2∴ P4 P2 P1 = 100第 4 位错，可不纠配奇的汉明码为 01010114.2null七、提高访存速度的措施 采用高速器件 调整主存结构1. 单体多字系统 采用层次结构 Cache –主存 增加存储器的带宽 4.2null2. 多体并行系统(1) 高位交叉 4.2顺序编址 null各个体并行工作4.2体号(1) 高位交叉 null4.2(2) 低位交叉各个体轮流编址null4.2 体号(2) 低位交叉 各个体轮流编址null低位交叉的特点在不改变存取周期的前提下，增加存储器的带宽4.2启动存储体 0启动存储体 1启动存储体 2启动存储体 3null 4.2设四体低位交叉存储器，存取周期为T，总线传输周期为τ，为实现流水线方式存取，应满足 T ＝ 4τ。连续读取 4 个字所需的时间为 T＋(4 －1)τnull(3) 存储器控制部件（简称存控）易发生代码 丢失的请求源，优先级 最高严重影响 CPU 工作的请求源， 给予 次高 优先级4.2null4.23.高性能存储芯片(1) SDRAM (同步 DRAM)在系统时钟的控制下进行读出和写入 CPU 无须等待(2) RDRAM由 Rambus 开发，主要解决 存储器带宽 问题 (3) 带 Cache 的 DRAM 在 DRAM 的芯片内 集成 了一个由 SRAM 组成的 Cache ，有利于 猝发式读取 4.3 高速缓冲存储器4.3 高速缓冲存储器一、概述1. 问题的提出避免 CPU “空等” 现象CPU 和主存（DRAM）的速度差异容量小 速度高容量大 速度低程序访问的局部性原理null2. Cache 的工作原理(1) 主存和缓存的编址主存和缓存按块存储 块的大小相同B 为块长4.3null(2) 命中与未命中M >> C主存块 调入 缓存主存块与缓存块 建立 了对应关系用 标记记录 与某缓存块建立了对应关系的 主存块号主存块与缓存块 未建立 对应关系主存块 未调入 缓存4.3null(3) Cache 的命中率CPU 欲访问的信息在 Cache 中的 比率命中率 与 Cache 的 容量 与 块长 有关 一般每块可取 4 ~ 8 个字块长取一个存取周期内从主存调出的信息长度 CRAY_1 16体交叉 块长取 16 个存储字 IBM 370/168 4体交叉 块长取 4 个存储字（64位×4 = 256位）4.3null(4) Cache –主存系统的效率效率 e 与 命中率 有关 设 Cache 命中率 为 h，访问 Cache 的时间为 tc ， 访问 主存 的时间为 tm 4.3null3. Cache 的基本结构4.3 Cache 替换机构Cache 存储体主存Cache 地址映射 变换机构由CPU完成null4. Cache 的 读写 操作读4.3nullCache 和主存的一致性 4.3 写直达法（Write – through） 写回法（Write – back） 写操作时数据既写入Cache又写入主存 写操作时只把数据写入 Cache 而不写入主存 当 Cache 数据被替换出去时才写回主存 写操作时间就是访问主存的时间，读操作时不 涉及对主存的写操作，更新策略比较容易实现写操作时间就是访问 Cache 的时间， 读操作 Cache 失效发生数据替换时， 被替换的块需写回主存，增加了 Cache 的复杂性null5. Cache 的改进(1) 增加 Cache 的级数片载（片内）Cache片外 Cache(2) 统一缓存和分立缓存指令 Cache数据 Cache与主存结构有关与指令执行的控制方式有关是否流水Pentium 8K 指令 Cache 8K 数据 CachePowerPC620 32K 指令 Cache 32K 数据 Cache4.3null二、Cache – 主存的地址映射1. 直接映射每个缓存块 i 可以和 若干 个 主存块 对应每个主存块 j 只能和 一 个 缓存块 对应i = j mod C4.3null2. 全相联映射主存 中的 任一块 可以映射到 缓存 中的 任一块4.3null某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一块i = j mod Q3. 组相联映射4.3null三、替换算法1. 先进先出 （ FIFO ）算法 2. 近期最少使用（ LRU）算法小结某一 主存块 只能固定 映射到 某一 缓存块某一 主存块 能 映射到 任一 缓存块某一 主存块 只能 映射到 某一 缓存 组 中的 任一块不灵活成本高4.34.4 辅助存储器4.4 辅助存储器一、概述1. 特点不直接与 CPU 交换信息2. 磁表面存储器的技术指标C = n × k × s寻道时间 + 等待时间辅存的速度Dr = Db × V出错信息位数与读出信息的总位数之比null二、磁记录原理和记录方式1. 磁记录原理写4.4null4.4读1. 磁记录原理null2. 磁表面存储器的记录方式4.4null例 NRZ1 的读出代码波形4.4null三、硬磁盘存储器1. 硬磁盘存储器的类型(1) 固定磁头和移动磁头(2) 可换盘和固定盘2. 硬磁盘存储器结构4.4null(1) 磁盘驱动器4.4null(2) 磁盘控制器 接收主机发来的命令，转换成磁盘驱动器的控制命令 实现主机和驱动器之间的数据格式转换 控制磁盘驱动器读写通过总线(3) 盘片由硬质铝合金材料制成4.4null四、软磁盘存储器1. 概述速度磁头盘片价格环境苛刻4.4null2. 软盘片由聚酯薄膜制成4.4null五、光盘存储器1. 概述采用光存储技术采用非磁性介质采用磁性介质不可擦写可擦写2. 光盘的存储原理只读型和只写一次型可擦写光盘热作用（物理或化学变化）热磁效应4.4利用激光写入和读出第５章 输入输出系统第５章 输入输出系统5.6 DMA方式5.5 程序中断方式5.4 程序查询方式5.3 I/O接口5.2 外部设备5.1 概述5.1 概 述5.1 概 述一、输入输出系统的发展概况1. 早期分散连接CPU 和 I/O设备 串行 工作程序查询方式2. 接口模块和 DMA 阶段总线连接CPU 和 I/O设备 并行 工作3. 具有通道结构的阶段4. 具有 I/O 处理机的阶段中断方式DMA 方式null二、输入输出系统的组成1. I/O 软件CPU 指令的一部分通道自身的指令指出数组的首地址、传送字数、操作命令如 IBM/370 通道指令为 64 位2. I/O 硬件设备I/O 接口设备设备控制器通道5.1null三、I/O 设备与主机的联系方式1. I/O 设备编址方式(1) 统一编址(2) 不统一编址用取数、存数指令有专门的 I/O 指令2. 设备选址用设备选择电路识别是否被选中3. 传送方式(1) 串行(2) 并行5.1null4. 联络方式(1) 立即响应(2) 异步工作采用应答信号 (3) 同步工作采用同步时标5.1并行串行null5. I/O 设备与主机的连接方式(1) 辐射式连接(2) 总线连接不便于增删设备5.1便于增删设备null四、I/O设备与主机信息传送的控制方式1. 程序查询方式CPU 和 I/O 串行工作踏步等待5.1null2. 程序中断方式I/O 工作CPU 不查询CPU 暂停现行程序CPU 和 I/O 并行工作5.1null程序中断方式流程CPU 向 I/O 发读指令CPU 读 I/O 状态检查状态完成否？准备就绪5.1null3. DMA 方式主存和 I/O 之间有一条直接数据通道不中断现行程序周期挪用（周期窃取）CPU 和 I/O 并行工作5.1null三种方式的 CPU 工作效率比较程序 查询 方式程序 中断 方式DMA 方式5.15.2 I/O设备5.2 I/O设备一、概述外部设备大致分三类键盘、鼠标、打印机、显示器 磁盘、光盘、磁带1. 人机交互设备2. 计算机信息存储设备调制解调器等null二、输入设备1. 键盘2. 鼠标3. 触摸屏按键判断哪个键按下将此键翻译成 ASCII 码 （编码键盘法）机械式 金属球 电位器5.2光电式 光电转换器null三、输出设备1. 显示器字符发生器主观图像客观图像2. 打印机点阵式（逐字、逐行）喷墨（逐字）激光（逐页）5.2null四、其他1. A/D、D/A2. 终端3. 汉字处理五、多媒体技术完成显示控制与存储、键盘管理及通信控制模拟/数字（数字/模拟）转换器汉字输入、汉字存储、汉字输出1. 什么是多媒体2. 多媒体计算机的关键技术5.2由键盘和显示器组成5.3 I/O 接 口5.3 I/O 接 口一、概述为什么要设置接口？1. 实现设备的选择2. 实现数据缓冲达到速度匹配4. 实现电平转换5. 传送控制命令6. 反映设备的状态（“忙”、“就绪”、“中断请求”）null二、接口的功能和组成总线连接方式的 I/O 接口电路5.3null2. 接口的功能和组成功能组成选址功能传送命令的功能传送数据的功能反映设备状态的功能设备选择电路命令寄存器、命令译码器数据缓冲寄存器设备状态标记完成触发器 D工作触发器 B中断请求触发器 INTR屏蔽触发器 MASK5.3null3. I/O 接口的基本组成5.3null三、接口类型1. 按数据 传送方式 分类2. 按功能 选择的灵活性 分类3. 按 通用性 分类4. 按数据传送的 控制方式 分类5.35.4 程序查询方式5.4 程序查询方式一、程序查询流程1. 查询流程单个设备多个设备测 试 指 令转 移 指 令传 送 指 令null2. 程序流程设置主存缓冲区首址设置计数值启动外设传送一个数据修改主存地址修改计数值结束I/O传送5.4 保存 寄存器内容null二、程序查询方式的接口电路5.4以输入为例5.5 程序中断方式5.5 程序中断方式一、中断的概念…KK+1QQ+1……null二、I/O 中断的产生以打印机为例CPU 与打印机并行工作5.5null三、程序中断方式的接口电路1. 配置中断请求触发器和中断屏蔽触发器INTR 中断请求触发器INTR = 1 有请求MASK 中断屏蔽触发器MASK = 1 被屏蔽来自 CPU 的 中断查询信号受设备本身控制D 完成触发器5.5null2. 排队器排队在 CPU 内或在接口电路中（链式排队器）硬件软件5.5详见第八章设备 1#、2#、3#、4# 优先级按 降序排列null5.5null3. 中断向量地址形成部件入口地址 设备 编码器详见第八章5.5null4. 程序中断方式接口电路的基本组成5.5null四、I/O 中断处理过程1. CPU 响应中断的条件和时间(1) 条件(2) 时间允许中断触发器 EINT = 1用 开中断 指令将 EINT 置 “1”用 关中断 指令将 EINT 置“ 0” 或硬件 自动复位当 D = 1（随机）且 MASK = 0 时在每条指令执行阶段的结束前CPU 发 中断查询信号（将 INTR 置“1”）5.5null2. I/O 中断处理过程DBR设备选择电路以输入为例5.5null五、中断服务程序流程1. 中断服务程序的流程(1) 保护现场(2) 中断服务(3) 恢复现场(4) 中断返回对不同的 I/O 设备具有不同内容的设备服务中断返回指令2. 单重中断和多重中断不允许中断 现行的 中断服务程序中断隐指令完成进栈指令出栈指令5.5null3. 单重中断和多重中断的服务程序流程中断隐指令中断隐指令单重 多重 5.5null程序中断接口芯片 8259A 的内部结构 5.5null主程序和服务程序抢占 CPU 示意图宏观 上 CPU 和 I/O 并行 工作 微观 上 CPU 中断现行程序 为 I/O 服务5.55.6 DMA 方式5.6 DMA 方式一、DMA 方式的特点1. DMA 和程序中断两种方式的数据通路null2. DMA 与主存交换数据的三种方式(1) 停止 CPU 访问主存控制简单CPU 处于不工作状态或保持状态未充分发挥 CPU 对主存的利用率5.6null(2) 周期挪用（或周期窃取）DMA 访问主存有三种可能 CPU 此时不访存 CPU 正在访存 CPU 与 DMA 同时请求访存此时 CPU 将总线控制权让给 DMA5.6null(3) DMA 与 CPU 交替访问CPU 工作周期所有指令执行过程中的一个基准时间5.6不需要 申请建立和归还 总线的使用权null二、DMA 接口的功能和组成1. DMA 接口功能(1) 向 CPU 申请 DMA 传送(2) 处理总线 控制权的转交(3) 管理 系统总线、控制 数据传送(4) 确定 数据传送的 首地址和长度(5) DMA 传送结束时，给出操作完成信号修正 传送过程中的数据 地址 和 长度5.6null2. DMA 接口组成+1+15.6null三、DMA 的工作过程1. DMA 传送过程预处理、数据传送、后处理(1) 预处理通过几条输入输出指令预置如下信息 通知 DMA 控制逻辑传送方向（入/出）5.6nullCPU(2) DMA 传送过程示意5.6null(3) 数据传送过程（输入）5.6null(4) 数据传送过程（输出）5.6null(5) 后处理校验送入主存的数是否正确是否继续用 DMA测试传送过程是否正确，错则转诊断程序由中断服务程序完成5.6null2. DMA 接口与系统的连接方式(1) 具有公共请求线的 DMA 请求5.6null(2) 独立的 DMA 请求5.6null3. DMA 方式与程序中断方式的比较(1) 数据传送(2) 响应时间(3) 处理异常情况(4) 中断请求(5) 优先级程序 硬件指令执行结束 存取周期结束能 不能低 高传送数据 后处理 5.6null四、DMA 接口的类型1. 选择型在 物理上 连接 多个 设备 在 逻辑上 只允许连接 一个 设备5.6null2. 多路型在 物理上 连接 多个 设备 在 逻辑上 允许连接 多个 设备同时工作5.6null3. 多路型 DMA 接口的工作原理5.6第６章 计算机的运算方法第６章 计算机的运算方法6.1 无符号数和有符号数6.3 定点运算6.2 数的定点表示和浮点表示6.4 浮点四则运算6.5 算术逻辑单元6.1 无符号数和有符号数6.1 无符号数和有符号数一、无符号数 8 位 0 ~ 25516 位 0 ~ 65535null带符号的数 符号数字化的数+ 0.1011+ 1100– 1100– 0.1011真值 机器数1. 机器数与真值二、有符号数6.1null2. 原码表示法带符号的绝对值表示(1) 定义整数x 为真值n 为整数的位数如x = +1110[x]原 = 0 , 1110 [x]原 = 24 + 1110 = 1 , 1110 用 逗号 将符号位 和数值部分隔开6.1null小数x 为真值如x = + 0.1101[x]原 = 0 . 1101 x = + 0.1000000[x]原 = 0 . 1000000用 小数点 将符号 位和数值部分隔开用 小数点 将符号 位和数值部分隔开6.1null(2) 举例例 6.1 已知 [x]原 = 1.0011 求 x解:例 6.2 已知 [x]原 = 1,1100 求 x解:– –0.00111100由定义得由定义得6.1null例 6.4 求 x = 0 的原码解:设 x = + 0.0000例 6.3 已知 [x]原 = 0.1101 求 x解：∴ x = + 0.1101同理，对于整数[+ 0 ]原 = 0,0000[+ 0.0000]原 = 0.0000根据 定义 ∵ [x]原 = 0.11016.1null原码的特点：简单、直观但是用原码作加法时，会出现如下问题：能否 只作加法 ? 加法 正 正加加法 正 负加法 负 正加法 负 负减减加正可正可负可正可负负6.1null(1) 补的概念 时钟逆时针顺时针3. 补码表示法 时钟以 12为模6.1null结论 一个负数加上 “模” 即得该负数的补数 一个正数和一个负数互为补数时 它们绝对值之和即为 模 数 计数器（模 16）10110000 1011100006.1（mod 23）≡ + 101 （mod 2）≡ + 1.0111null（mod24）(2) 正数的补数即为其本身 两个互为补数的数分别加上模结果仍互为补数∴ + 0101 ≡ + 0101 + 010124+1 – 10111,0101用 逗号 将符号位 和数值部分隔开（mod24）可见?+ 01010101010110110101+（mod24+1）6.1100000=null(3) 补码定义整数x 为真值n 为整数的位数如x = +1010=[x]补 = 0,10101,0101000用 逗号 将符号位 和数值部分隔开6.11011000100000000null小数x 为真值x = + 0.1110如[x]补 = 0.11101.0100000=6.1null(4) 求补码的快捷方式= 100000= 1,011010101 + 1= 1,0110 又[x]原 = 1,10106.1+ 1null(5) 举例解：x = + 0.0001解：由定义得x = [x]补 – 2 = 1.0001 – 10.0000[x]原 = 1.1111由定义得6.1null例 6.7解：x = [x]补 – 24+1 = 1,1110 – 100000[x]原 = 1,0010由定义得6.1null真值0, 10001101, 01110100.11101.00100.00000.00001.00000,10001101,10001100.11101.11100.00001.0000不能表示练习求下列真值的补码由小数补码定义= 1000110[x]补 [x]原6.1null4. 反码表示法(1) 定义整数如x = +1101[x]反 = 0,1101 = 1,0010x 为真值n 为整数的位数6.1null小数x = + 0.1101[x]反 = 0.1101= 1.0101如x 为真值6.1n 为小数的位数null(2) 举例例 6.10 求 0 的反码设 x = + 0.0000[+0.0000]反= 0.0000解：同理，对于整数[+0]反= 0,0000例6.9 已知 [x]反 = 1,1110 求 x例6.8 已知 [x]反 = 0,1110 求 x解：由定义得 x = + 1110解：6.1null三种机器数的小结 对于正数，原码 = 补码 = 反码6.1null例6.11 -0-1-128-127-127-126-3-2-1…6.1 设机器数字长为 8 位（其中１位为符号位） 对于整数，当其分别代表无符号数、原码、补码和 反码时，对应的真值范围各为多少？null例6.12 解：6.1null5