首页 > > > 中文usb控制芯片CY7C68013.pdf

中文usb控制芯片CY7C68013.pdf

中文usb控制芯片CY7C68013.pdf

上传者: 用户nht9v86kip 2013-12-08 评分1 评论0 下载0 收藏10 阅读量523 暂无简介 简介 举报

简介:本文档为《中文usb控制芯片CY7C68013pdf》,可适用于硬件技术领域,主题内容包含CYCA,CYCACYCA,CYCAEZUSBFXLP(TM)USB微控制器高速USB外设控制器CypressSemiconductorCorpor符等。

CYCA,CYCACYCA,CYCAEZUSBFXLP(TM)USB微控制器高速USB外设控制器CypressSemiconductorCorporation•ChampionCourt•SanJose,CA•文件编号:修订版**修订时间年月日特色(CYCAAAA)USBUSBIF高速性能且经过认证(TID#)单芯片集成USB收发器、智能串行接口引擎(SIE)和增强型微处理器适用性、外观和功能均与FX兼容引脚兼容目标代码兼容功能兼容(FXLP是超集)超低功耗:ICC在任何模式下都不超过mA适合总线和电池供电的应用软件:代码运行介质:内部RAM通过USB下载内部RAM从EEPROM加载外部存储设备(引脚封装)K字节片上代码数据RAM四个可编程的BULKINTERRUPTISOCHRONOUS端点缓冲区大小选项:两倍三倍四倍附加的可编程(BULKINTERRUPT)位端点位或位外部数据接口可生成智能介质标准错误校正码ECC通用可编程接口(GeneralProgrammableInterfaceGPIF)可与大多数并行接口直接连接由可编程波形描述符和配置寄存器定义波形支持多个Ready(RDY)输入和Control(CTL)输出符合行业标准的集成增强型MHz、MHz或MHzCPU操作每个指令周期四个时钟两个USART三个计数器定时器扩展的中断系统两个数据指针V工作电压容限输入为V向量化USB中断和GPIFFIFO中断分离的CONTROL传输设置部分和数据部分数据缓冲集成IC控制器在或kHz下运行集成的四个先进先出(FIFO)缓冲集成胶合逻辑和FIFO有助于降低系统成本与位总线之间的自动转换可主从操作使用外部时钟或异步选通脉冲易于与ASIC和DSPIC相连的接口有商业和工业温度等级供选择(除VFBGA外的所有封装)FeedbackAdministrator高亮Administrator高亮Administrator高亮Administrator高亮CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页特色(仅限CYCAA)CYCA:适合电池供电应用挂起电流:μA(typ)CYCA:适合非电池供电应用挂起电流:μA(typ)有五种无铅封装供选择可包含多达个GPIO引脚TQFP(个GPIO)、引脚TQFP(个GPIO)、引脚QFN(个GPIO)、引脚SSOP(个GPIO)和引脚VFBGA(个GPIO)特色(仅限CYCAA)CYCA:适合电池供电应用挂起电流:μA(typ)CYCA:适合非电池供电应用挂起电流:μA(typ)采用无铅引脚QFN封装(个GPIO)比CYCAA多个GPIO可在同样的空间内实现额外的功能赛普拉斯半导体公司(赛普拉斯)的EZUSBFXLP(CYCAA)是高集成、低功耗USB微控制器EZUSBFX(CYC)的一个低功耗版本。通过将USB收发器、串行接口引擎(SIE)、增强型微控制器以及可编程外设接口集成到一个芯片中赛普拉斯研发出一个极具成本优势的解决方案不仅能在极短时间内完成从立项到投放市场的过程而且其低功耗特点使得总线供电应用成为可能。FXLP的创新型体系架构让数据传输速率达到每秒MB以上即可允许的最大USB带宽而为此所使用的仍然是放在如VFBGA(mmxmm)一样小的封装中的低成本微控制器。由于集成了USB收发器FXLP更为经济与使用USBSIE或外部收发器的情况相比可提供占据空间更少的解决方案。借助EZUSBFXLP赛普拉斯的智能SIE可处理硬件方面的大多数USB和协议从而减轻了嵌入式微控制器的负担使其得以处理应用程序特定的功能并缩短开发时间以确保USB兼容性。通用可编程接口(GPIF)和主从端点FIFO(位或位数据总线)为ATA、UTOPIA、EPP、PCMCIA等主流接口和大多数DSP处理器提供了简易的无胶合接口。FXLP的耗电量小于FX(CYC)而片上代码数据RAM是后者的两倍并且其适用性、外观和功能均与、和引脚FX兼容。此系列包含五种封装:VFBGA、SSOP、QFN、TQFP和TQFP。地址()xPLL内核MHz四个时钟周期ICVCCkDD–地址()数据总线()FXLPGPIFCY智能USB引擎USBXCVRKBRAMKBFIFO附加IO()ADDR()CTL()RDY()数据()MHz外部XTAL高性能微型使用标准工具具有低功耗选项主控端ECC通用可编程IF符合ASICDSP或总线标准例如ATAPI、EPP等丰富的IO接口包含两个USART高达MBs突发速率FIFO和端点存储器(主控端或从属端操作)“软配置”容易进行固件更换增强型USB核简化代码集成全速和高速XCVR连接后可实现全速逻辑方框图逻辑方框图Feedbackmark铅笔mark铅笔CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页应用便携式录像机MPEGTV转换DSL调制解调器ATA接口存储器卡读取器旧式转换设备照相机扫描仪家用PNA无线LANMP播放器网络设备赛普拉斯网站的“ReferenceDesigns”(参考设计)部分为USB的典型应用提供了附加工具。每个参考设计都包含固件的源代码和目标代码、原理图以及文档。有关详细信息请访问赛普拉斯网站。功能概述USB信号传输速度FXLP按照年月日发布的《USB规范修订版》中定义的三种速率中的两种运行:全速信号传输比特率为Mbps高速信号传输比特率为MbpsFXLP不支持Mbps的低速信号发射模式。微处理器FXLP系列中内嵌的微处理器具有字节的寄存器RAM、扩展的中断系统、三个定时器计数器和两个USART。时钟频率FXLP有一个片上振荡器电路它使用具有以下特性的外部MHz(ppm)晶体:并联谐振基础模式μW驱动级别pF(的允许偏差)负载电容片上PLL可根据收发器PHY的需要将MHz振荡器倍频到MHz而内部计数器可将其分频以用作时钟。默认的时钟频率是MHz。的时钟频率可以由通过CPUCS寄存器动态更改。可以使用内部控制位实现三态和反相的CLKOUT引脚会按照以下选定的时钟频率输出占空比为的时钟:MHz、MHz或MHz。USARTFXLP含有两个标准USART它们通过特殊功能寄存器(SFR)位来进行寻址。USART接口引脚可以使用单独IO不与端口引脚进行多路复用。UART和UART可以使用内部时钟以KBaud(误差不超过)的速率运行。以KBaud的速率运行是通过可在适当时间生成溢出脉冲的内部派生时钟源实现的。内部时钟会根据时钟速率(MHz、MHz和MHz)进行调整从而使它始终为以KBaud的速率运行提供正确的频率。特殊功能寄存器在某些SFR地址添加了SFR以便能快速访问关键的FXLP功能。这些添加的SFR如第页的表所示。粗体部分表示非标准的增强型寄存器。以“”和“”结尾的两个SFR行中包含可以位寻址的寄存器。A到D四个IO端口使用在标准中用于端口到的SFR地址这些地址在FXLP中未实现。由于SFR寻址更快、更有效因此FXLPIO端口在外部RAM空间中不可寻址(使用MOVX指令)。IC总线FXLP仅支持在KHz下将IC总线用作主控端。SCL和SDA引脚具有开漏输出和滞后输入。即使未连接IC设备这些信号也必须上拉至V。总线所有封装(位或位“FIFO”双向数据总线)均在IO端口B和D上多路复用。引脚封装:添加仅位输出地址总线和位双向数据总线。图晶体配置pfpfMHzÞPLLCCpF电容值采用跟踪电容为:四层FRPCA上每侧pF注以KBaud的速率运行也是可能的只要分别针对UART、UART或针对二者将SMOD或SMOD位编程为“”即可。FeedbackAdministrator高亮mark铅笔mark铅笔CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页USB引导方法在加电序列中内部逻辑会检查IC端口是否连接了第一个字节为xC或xC的EEPROM。如果找到则会使用EEPROM中的VIDPIDDID值来代替内部存储的值(xC)或者在引导时将EEPROM内容加载到内部RAM(xC)中。如果未检测到EEPROMFXLP会使用内部存储的描述符进行枚举。FXLP的默认ID值为VIDPIDDID(xB、x、xAxxx其中xxx=芯片修订版本)。ReNumeration由于FXLP的配置为软配置因此一个芯片可以被识别成多个不同USB设备。当首次插入USB时FXLP会自动进行枚举并通过USB电缆下载固件和USB描述符表。接着FXLP会再次进行枚举但这次的USB设备由下载的信息所定义。这种名为ReNumeration的专利性两步式过程会在插入设备后立即发生而不提示初始下载步骤已经发生。USBCS(USBControl和Status)寄存器中有两个控制位对ReNumeration过程进行控制它们是:DISCON和RENUM。为了模拟USB断开连接固件会将DISCON设为。为了重新连接固件会将DISCON清除为。在重新连接前固件会设置或清除RENUM位以指明是由固件还是由默认的USB设备处理通过端点零传输的设备请求:如果RENUM=则由默认的USB设备处理设备请求如果RENUM=则由固件处理请求。总线供电应用通过按照USB规范要求的小于mA进行枚举FXLP完全支持总线供电设计。中断系统INT中断请求和使能寄存器FXLP针对INT和INT实现自动向量化功能。有个INT(USB)向量和个INT(FIFOGPIF)向量。有关详细信息请参见《EZUSB技术参考手册》(TRM)。USB中断自动向量化主USB中断由个中断源共享。为节省确定独立USB中断源所需的编码和处理时间FXLP提供一个辅助级别的中断向量化功能叫做自动向量化。当触发USB中断时FXLP会将程序计数器推到其堆栈中然后跳转到地址x在那里它应该会找到用于跳转到USB中断服务子程序的“Jump”指令。表特殊功能寄存器xxxAxBxCxDxExFxIOAIOBIOCIODSCONPSWACCBSPEXIFINTCLRIOESBUFDPLMPAGEINTCLROEADPHOEBDPLOECDPHOEDDPSOEEPCONTCONSCONIEIPTCONEICONEIEEIPTMODSBUFATLAUTOPTRHEPSTATEPSTATRCAPLBTLAUTOPTRLEPFIFOFLGSGPIFTRIGRCAPHCTH保留EPFIFOFLGSTLDTHAUTOPTRHGPIFSGLDATHTHECKCONAUTOPTRLGPIFSGLDATLXF保留AUTOPTRSETUPGPIFSGLDATLNOX表FXLP的默认ID值默认VIDPIDDID厂商IDxB赛普拉斯半导体公司产品IDxEZUSBFXLP设备发行xAnnn取决于芯片修订版本(nnn=芯片修订版本其中第一个硅片=)注IC总线SCL和SDA引脚必须上拉即使未接连EEPROM也是如此。否则这种检测方法无法正常工作。FeedbackAdministrator高亮Administrator高亮CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页FXLPjump指令的编码如下所示:如果使能了自动向量化(在INTSETUP寄存器中AVEN=)则FXLP会替换其INTVEC字节。因此如果在位置x预加载了跳转表地址的高字节(“page”)则在x自动插入的INTVEC字节将跳转至该页面内个地址以外的正确地址。FIFOGPIF中断(INT)正如USB中断由个独立的USB中断源共享一样FIFOGPIF中断由个独立的FIFOGPIF源共享。FIFOGPIF中断和USB中断一样可以利用自动向量化。表显示了个FIFOGPIF中断源的优先级和INTVEC值。表INTUSB中断INTUSB中断表优先级INTVEC值源注SUDAVSetup数据可用SOF帧(或微型帧)起始SUTOK设置权标已收到CSUSPENDUSB挂起请求USBRESET总线复位HISPEED已进入高速运行EPACKFXLP确认了CONTROL握手C保留EPINEPIN已做好加载数据的准备EPOUTEPOUT有USB数据EPINEPIN已做好加载数据的准备CEPOUTEPOUT有USB数据EPIN:缓冲区可用。OUT:缓冲区有数据EPIN:缓冲区可用。OUT:缓冲区有数据EPIN:缓冲区可用。OUT:缓冲区有数据CEPIN:缓冲区可用。OUT:缓冲区有数据IBNINBulkNAK(任意IN端点)保留EPPINGEPOUT已被Ping过而且被否认CEPPINGEPOUT已被Ping过而且被否认EPPINGEPOUT已被Ping过而且被否认EPPINGEPOUT已被Ping过而且被否认EPPINGEPOUT已被Ping过而且被否认CEPPINGEPOUT已被Ping过而且被否认ERRLIMIT总线错误超过了程序设定的限制值保留C保留EPISOERRISOEPOUTPID序列错误EPISOERRISOEPOUTPID序列错误EPISOERRISOEPOUTPID序列错误CEPISOERRISOEPOUTPID序列错误FeedbackCYCA,CYCACYCA,CYCA文件编号:修订版**第页共页如果使能了自动向量化(在INTSETUP寄存器中设置AVEN=)则FXLP会替换其INTVEC字节。因此如果在位置x预加载了跳转表地址的高字节(“page”)则在x自动插入的INTVEC字节将跳转至该页面内个地址以外的正确地址。当发生ISR时FXLP会将程序计数器推到其堆栈中然后跳转到地址x在那里它应该会找到用于跳转到ISR中断服务子程序的“Jump”指令。复位和唤醒复位引脚输入引脚RESET#会在触发时复位FXLP。该引脚有滞后而且为低电平有效。当对CYCxxA使用晶体时复位的时间必须足以让晶体和PLL达到稳定状态。该复位时间必须是在VCC达到V后大约ms。如果晶体输入引脚由时钟信号驱动则内部PLL会在VCC达到V后的μs内稳定。第页的图显示了加电时复位条件以及运行期间应用的复位。加电时复位是指在对电路加电时触发的时间复位。加电后复位表示在FXLP已加电运行并且RESET#引脚被触发。赛普拉斯将提供有关加电时复位实现介绍和建议的应用手册。有关FX系列产品的复位实现的详细信息请访问http:wwwcypresscom。表独立FIFOGPIF中断源优先级INTVEC值源注EPPF端点可编程标志EPPF端点可编程标志EPPF端点可编程标志CEPPF端点可编程标志EPEF端点空标志EPEF端点空标志EPEF端点空标志CEPEF端点空标志AEPFF端点满标志AEPFF端点满标志AEPFF端点满标志ACEPFF端点满标志BGPIFDONEGPIF运行完成BGPIFWFGPIF波形注如果外部时钟和CYCxxA同时加电而且需要等待一段时间才能稳定则它必须增加到μs。FeedbackAdministrator附注中断向量值CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页唤醒引脚通过设置PCON=将自身和芯片的其余部分置入断电模式。这会停止振荡器和PLL。当外部逻辑触发WAKEUP时振荡器会在PLL稳定后重新启动并且会收到唤醒中断。无论FXLP是否与USB连接都会发生这种情况。FXLP使用下列方法之一退出断电(USB挂起)状态:USB总线活动(如果DD–线保持浮空则这些线上的杂讯可能向FXLP表明活动并启动唤醒)外部逻辑触发WAKEUP引脚外部逻辑触发PAWU引脚第二个唤醒引脚WU也可以配置为通用IO引脚。这可以将一个简单的外部RC网络用作定时唤醒源。在默认情况下WAKEUP为低电平有效。程序数据RAM大小FXLP具有KB的内部程序数据RAM其中PSEN#RD#信号被内部OR操作从而使能够将其兼用作程序存储器和数据存储器进行访问。在此空间中没有任何USB控制寄存器。以下图表为两种存储器分配图:第页的图显示内部程序存储器EA=。第页的图显示外部程序存储器EA=。内部程序存储器EA=该模式将内部KBRAM存储块(从开始)用作组合的程序和数据存储器。当添加外部RAM或ROM时会抑制外部读写选通脉冲以获得芯片内的存储器空间。这可让用户连接KB的存储器而无需执行地址解码来保持内部存储器空间可用。只有内部KB和便笺式KBRAM空间具有以下访问权限:USB下载USB上载Setup数据指针IC接口引导下载。外部程序存储器EA=程序存储器末端的KB是外部的因此内部RAM末端的KB只能用作数据存储器。图复位时序图VILVVVTRESETVCCRESET#加电时复位TRESETVCCRESET#VIL加电后复位VV表复位时序值条件TRESET使用晶体的加电时复位ms使用外部时钟的加电时复位μs时钟稳定时间加电后复位μsFeedbackAdministrator高亮Administrator高亮Administrator高亮CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页图内部程序存储器EA=FXLP内部FXLP外部KBUSB寄存器和KFIFO缓冲区(RD#,WR#)KBRAM数据(RD#,WR#)*(OK以将数据存储器填充在此处RD#WR#选通脉冲未处于有效)KB外部数据存储器(RD#,WR#)(Ok以将数据存储器填充在此处RD#WR#选通脉冲未处于有效)KBRAM程序和数据(PSEN#,RD#,WR#)*KB外部程序存储器(PSEN#)(OK以将程序存储器填充在此处PSEN#选通脉冲未处于活动状态)*SUDPTR、USB上载下载、IC接口引导访问FFFFEEFFEFFF数据程序FeedbackCYCA,CYCACYCA,CYCA文件编号:修订版**第页共页图外部程序存储器EA=寄存器地址FXLP内部FXLP外部KBUSB寄存器和KFIFO缓冲区(RD#,WR#)KBRAM数据(RD#,WR#)*(OK以将数据存储器填充在此处RD#WR#选通脉冲未处于活动状态)KB外部数据存储器(RD#,WR#)(Ok以将数据存储器填充在此处RD#WR#选通脉冲未处于活动状态)KBRAM数据(RD#,WR#)*KB外部程序存储器(PSEN#)*SUDPTR、USB上载下载、IC接口引导访问FFFFEEFFEFFF数据程序FFFFEEBFEEFEEFFEEFFEEFEEEFFEEFFEFFFKB保留字节EPINOUT字节保留可寻址寄存器保留()字节GPIF波形字节xdataRAMF()保留()E字节EPOUTEF字节EPINEFFECKBEPEP缓冲区(x)FeedbackCYCA,CYCACYCA,CYCA文件编号:修订版**第页共页端点RAM大小Þ字节(端点和)Þ字节(端点、、和)组织EP双向端点字节缓冲区EPINEPOUT字节缓冲区批量或中断EP、、、个字节缓冲区批量、中断或同步。EP和EP可以是双缓冲EP和EP可以是双缓冲、三缓冲或四缓冲。有关高速端点配置选项请参见图。Setup数据缓冲区位于xEBxEBF的独立的字节缓冲区保存来自CONTROL传输的setup数据。端点配置(高速模式)端点和对于每个配置都是相同的。端点是唯一的CONTROL端点端点可以是BULK或INTERRUPT。端点缓冲区可以按以下垂直列中显示的种配置中的任何一种进行配置。在全速BULK模式下运行时仅会使用每个缓冲区的前个字节。例如在高速模式下最大数据包大小为字节而在全速模式下该大小为字节。即使缓冲区配置为字节在全速模式下仍然仅会使用前个字节。未使用的端点缓冲区空间不可用于其他操作。端点配置示例包括EP–双缓冲EP–四缓冲(第列)。图端点配置EPEPEPEPEPEPEPEPIN和OUTEPINEPOUTEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPEPFeedbackAdministrator高亮Administrator高亮CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页默认的全速备选设置默认的高速备选设置外部FIFO接口体系架构FXLPSlaveFIFO体系架构中在端点RAM中有个字节存储块它们直接充当FIFO存储器并由FIFO控制信号(如IFCLK、SLCS#、SLRD、SLWR、SLOE、PKTEND和标志)所控制。在运行中SIE会填充或清空这个RAM存储块中一部分其余部分则与IO传输逻辑连接。传输逻辑采取了两种形式GPIF用于内部生成的控制信号SlaveFIFO接口用于外部控制的传输。主从控制信号FXLP端点FIFOS是作为个物理上完全不同的xRAM存储块而实现的。SIE可以在两个域(USB(SIE)域和IOUnit域)之间对这些RAM存储块进行任意切换。这种切换实际上是瞬时完成的“USBFIFOS”和“SlaveFIFOS”之间的传输时间基本上等于零。由于它们在物理上是同一个存储器所以实际上没有字节在缓冲区之间传输。在任意给定时刻某些RAM存储块会在SIE控制下填充清空USB数据而其他RAM存储块可用于、IO控制单元或二者。RAM存储块在USB域中作为单端口运行而在IO域中则作为双端口运行。这些存储块可以像前面所说的那样配置为单、双、三或四缓冲。IO控制单元实现内部主控端(M表示主控端)或外部主控端(S表示从属端)接口。在主控(M)模式下GPIF在内部控制FIFOADR以选择FIFO。RDY引脚(引脚封装中有两个引脚和引脚封装中有六个)可以根据需要用作外部FIFO或其他逻辑的标志输入端。GPIF可以根据内部派生的时钟或外部提供的时钟(IFCLK)运行传输速率可达MBs(MHzIFCLK位接口)。在从属(S)模式下FXLP接受内部派生的时钟或外部提供的时钟(IFCLK最大频率MHz)以及外部逻辑发来的SLCS#、SLRD、SLWR、SLOE、PKTEND信号。当使用外部IFCLK时外部时钟必须在通过IFCLKSRC位切换到外部时钟前已产生。每个端点都可以单独被内部配置位选择用于字节或字运行SlaveFIFO输出使能信号SLOE会使能选定宽度的数据。外部逻辑必须确保在向SlaveFIFO写入数据时输出使能信号处于非活动状态。从属接口还可以以异步方式运行这时SLRD和SLWR信号直接充当选通脉冲而不是像同步模式下那样作为时钟限定符。信号SLRD、SLWR、SLOE和PKTEND由信号SLCS#选择传送。表默认的全速备选设置,备选设置epepoutbulkintintepinbulkintintepbulkout()intout()isoout()epbulkout()bulkout()bulkout()epbulkin()intin()isoin()epbulkin()bulkin()bulkin()注“”表示“未实施”。“”表示“双缓冲”。即使这些缓冲区是字节它们也会被报告为以便与USB兼容。用户永远不得向EP传输大于字节的数据包。表默认的高速备选设置,备选设置epepoutbulkintintepinbulkintintepbulkout()intout()isoout()epbulkout()bulkout()bulkout()epbulkin()intin()isoin()epbulkin()bulkin()bulkin()FeedbackAdministrator高亮Administrator高亮Administrator高亮Administrator高亮Administrator高亮Administrator下划线Administrator附注“Administrator”设置的“Marked”CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页GPIF和FIFO时钟速率寄存器位选择内部提供的接口时钟的两个频率中的一个:MHz和MHz。或者为IFCLK引脚提供输入的MHz–MHz外部提供时钟也可以用作接口时钟。在GPIF和FIFO由内部提供时钟时IFCLK可配置为输出时钟。IFCONFIG寄存器中的输出使能位会在需要时关闭该时钟输出。无论IFCLK信号是来源于内部还是外部IFCONFIG寄存器中的另一个位都会将其反相。GPIFGPIF是一个灵活的位或位并行接口由用户可编程的有限状态机驱动。它能让CYCAA执行本地总线主控而且可以实现众多协议如ATA接口、打印机并行端口和Utopia。GPIF有六个可编程Control输出(CTL)、九个Address输出(GPIFADRx)和六个通用Ready输入(RDY)。数据总线宽度可以是或位。每个GPIF向量均定义Control输出的状态并确定Ready输入(或多个输入)必须处于什么状态才能继续。可以对GPIF向量进行编程从而将FIFO前移至下一个数据值、前移一个地址等等。一系列GPIF向量组成一个波形执行这个波形便可以在FXLP与外部设备之间进行所需的数据移动。六个Control输出信号引脚和引脚封装带有全部六个Control输出引脚(CTLCTL)。可对GPIF单元进行编程以定义CTL波形。引脚封装只包含CTLCTL。可以对CTLx波形边缘进行编程使起变换速度达到每时钟周期一次(使用MHz时钟时为ns)。六个Ready输入信号引脚和引脚封装可产生全部六个Ready输入(RDYRDY)。可对GPIF单元进行编程以测试RDY引脚的GPIF分支。引脚封装可产生这些信号中的两个即RDYRDY。九个GPIFAddress输出信号在引脚和引脚封装中有九个GPIF地址线可供使用即GPIFADR。GPIF地址线支持最大访问字节的RAM存储块。如果需要更多地址线则可使用IO端口引脚。长传输模式在主控模式下相应地设置GPIF事务处理计数寄存器(GPIFTCB、GPIFTCB、GPIFTCB或GPIFTCB)以便自动传输多达个事务处理。GPIF会自动对数据流进行节流以防止不足或溢出直到所有被请求事务处理完成为止。GPIF通过递减这些寄存器中的值以显示事务处理的当前状态。ECC生成EZUSB可对经过其GPIF或SlaveFIFO接口的数据计算ECC(ErrorCorrectingCode错误纠正代码)。FXLP有两种ECC配置:两个ECC每个都计算以上的字节(SmartMedia标准)一个ECC计算以上的字节。ECC可以纠正任何一位错误或检测任何两位错误。ECC实现这两种ECC配置由ECCM位选择:ECCM=两个字节ECC每个计算字节以上的数据块。该配置符合SmartMedia标准。向ECCRESET写入任意值然后经GPIF或SlaveFIFO接口传输数据。第一个字节数据的ECC经过计算后存储在ECC中。下一个字节的ECC存储在ECC中。在计算第二个ECC后ECCx寄存器中的值只有在重新写入ECCRESET后才会更新即使还有后续数据传过该接口也是如此。ECCM=一个字节ECC计算字节以上的数据块。向ECCRESET写入任意值然后经GPIF或SlaveFIFO接口传输数据。前字节的数据的ECC经过计算后存储在ECC中ECC未使用。在计算ECC后ECC中的值只有在重新写入ECCRESET后才会更新即使后面还有数据传过该接口也是如此。USB上载和下载通过厂商特定的指令内核能够直接编辑内部KBRAM和内部字节便笺式RAM的数据内容。这种功能通常在软件下载用户代码时使用并且只能是上载或下载到内部RAM并且让处于复位状态下时才可用。可用的RAM空间为KB(x–xFFF程序数据)和字节(xE–xEFF便笺式数据RAM)。自动指针访问FXLP提供两个完全相同的自动指针。它们与内部数据指针类似但具有更多功能:它们可以在每次存储器访问后选择性的递增。这种功能可用于进出内部和外部RAM。自动指针可以在模式位(AUTOPTRSETUP)控制下的外部FXLP寄存器中找到。通过使用外部FXLP自动指针进行访问(xEB–xEC)可以让自动指针访问所有内部和外部RAM。此外自动指针还可以指向任何FXLP寄存器或端点缓冲区空间。当使能自动指针对外部存储器的访问权限时XDATA和代码空间中的位置xEB与xEC是无法使用的。注为使用ECC逻辑GPIF或SlaveFIFO接口必须配置为适合于字节范围内的操作。从主机下载数据后“加载器”可以从内部RAM执行以便将下载的数据传输到外部存储器中。FeedbackAdministrator高亮Administrator高亮Administrator高亮Administrator高亮Administrator高亮CYCA,CYCACYCA,CYCA文件编号:修订版**第页共页IC控制器FXLP有一个IC端口该端口由两个内部控制器驱动其中一个在引导时自动运行以加载VIDPIDDID和配置信息另一个由在运行时用于控制外部IC设备。IC端口仅在主控模式下运行。IC端口引脚IC引脚SCL和SDA必须有kΩ外部上拉电阻即使没有EEPROM连接到FXLP也要如此。外部EEPROM设备地址引脚必须正确配置。请参见表以了解如何配置设备地址引脚。IC接口引导加载访问在执行加电时复位时IC接口引导加载器会加载VIDPIDDID配置字节和多达KB的程序数据。可用RAM空间为KB(x–xFFF)和字节(xE–xEFF)。处于复位状态。IC接口引导加载只有在执行加电时复位之后才会发生。IC接口的通用访问可以使用ICTL和IDAT寄存器来控制与IC总线连接的外设。FXLP仅提供IC主控制永远不提供IC从属控制。与上一代EZUSBFX兼容EZUSBFXLP与其前身EZUSBFX在适用性、外观上兼容仅在功能上略有不同。这便于设计人员将系统从FX升级到FXLP的转换。引脚和封装选择是一致的而且FXLP中的大多数固件是以前为FX功能开发的。对于从FX移植到FXLP的设计人员来说必须更改材料清单并复查存储器分配(因为增大了内部存储器)。有关从EZUSBFX移植到EZUSBFXLP的详细信息请参见位于赛普拉斯网站上题为《MigratingfromEZUSBFXtoEZUSBFXLP》(从EZUSBFX移植到EZUSBFXLP)的应用手册。表将EEPROM地址线引导到这些值字节示例EEPROMAAALCNANANALCLCKLCKLCKLC表部件编号转换表EZUSBFX部件编号EZUSBFXLP部件编号封装说明CYCPVCCYCAPVXC或CYCAPVXC引脚SSOPCYCPVCTCYCAPVXCT或CYCAPVXCT引脚SSOP带式和卷轴式CYCLFCCYCALFXC或CYCALFXC引脚QFNCYCACCYCAAXC或CYCAAXC引脚

精彩专题

热门资料

单片机学习资料大全.pdf

xtp067_sp605_schematics.pdf

卡西欧5060机芯说明书中文.pdf

卡西欧4319机芯说明书英文.pdf

编辑推荐

  • 名称/格式
  • 评分
  • 下载次数
  • 资料大小
  • 上传时间

用户评论

0/200
    暂无评论
上传我的资料

相关资料换一换

资料评价:

/ 61
所需积分:2 立即下载
返回
顶部
举报
资料
关闭

温馨提示

感谢您对爱问共享资料的支持,精彩活动将尽快为您呈现,敬请期待!