于博士信号完整性研究

于博士信号完整性研究网� 信号完整性研究 作者：于争 博士 2009 年 4 月 10 信号完整性研究 原创：于争 博士 转载自：http://www.sig007.com 目录 信号完整性研究：什么是信号完整性? ................................................................................. 1  信号完整性研究：何时会遇到信号完整性问题 ................................................................... 2  信号完整性研究：重视信号上升时间 ................................................................................... 5  信号完整性研究：信号上升时间与带宽 ............................................................................... 5  信号完整性研究：电压容限 ................................................................................................. 10  信号完整性研究：什么是地弹 ............................................................................................. 11  信号完整性研究：反射现象 ................................................................................................. 12  信号完整性研究：理解临界长度 ......................................................................................... 13  电源完整性研究：电容的去耦时间 ..................................................................................... 14  信号完整性研究：特性阻抗 ................................................................................................. 16  信号完整性研究：多长的走线才是传输线 ......................................................................... 17  信号完整性研究：信号反射 ................................................................................................. 19  信号完整性研究：信号振铃是怎么产生的 ......................................................................... 20  信号完整性研究：PCB 走线宽度变化产生的反射 .............................................................. 22  信号完整性研究：接收端容性负载的反射 ......................................................................... 23  信号完整性研究：PCB 走线中途容性负载反射 .................................................................. 26  信号完整性研究：特性阻抗和频率有关吗？ ..................................................................... 28  信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 1 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 信号完整性研究：什么是信号完整性? 如果你发现，以前低速时代积累的 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 经验现在似乎都不灵了，同样的设计，以前 没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整 性。早一天遇到，对你来说是好事。 在过去的低速时代，电平跳变时信号上升时间较长，通常几个 ns。器件间的互连线 不至于影响电路的功能，没必要关心信号完整性问题。但在今天的高速时代，随着 IC 输出 开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性 问题。另外，对低功耗追求使得内核电压越来越低，1.2v 内核电压已经很常见了。因此系统 能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。 广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连 线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主 要 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、 地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。 信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如 果采用了信号上升时间很小的 IC 芯片，现有设计也将处于临界状态或者停止工作。 下面谈谈几种常见的信号完整性问题。 反射： 图 1 显示了信号反射引起的波形畸变。看起来就像振铃，拿出你制作的电路板，测 一测各种信号，比如时钟输出或是高速数据线输出，看看是不是存在这种波形。如果有，那 么你该对信号完整性问题有个感性的认识了，对，这就是一种信号完整性问题。 很多硬件工程师都会在时钟输出信号上串接一个小电阻，至于为什么，他们中很多 人都说不清楚，他们会说，很多成熟设计上都有，照着做的。或许你知道，可是确实很多人 说不清这个小小电阻的作用，包括很多有了三四年经验的硬件工程师，很惊讶么?可这确实 是事实，我碰到过很多。其实这个小电阻的作用就是为了解决信号反射问题。而且随着电阻 的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。这个解决方法叫阻抗匹配， 奥，对了，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。 串扰： 如果足够细心你会发现，有时对于某根信号线，从功能上来说并没有输出信号，但 测量时，会有幅度很小的规则波形，就像有信号输出。这时你测量一下与它邻近的信号线， 看看是不是有某种相似的规律！对，如果两根信号线靠的很近的话，通常会的。这就是串扰。 当然，被串扰影响的信号线上的波形不一定和邻近信号波形相似，也不一定有明显的规律， 更多的是表现为噪声形式。串扰在当今的高密度电路板中一直是个让人头疼的问题，由于布 线空间小，信号必然靠得很近，因此你比须面对它，只能控制但无法消除。对于受到串扰的 信号线，邻近信号的干扰对他来说就相当于噪声。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 2 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 串扰大小和电路板上的很多因素有关，并不是仅仅因为两根信号线间的距离。当然，距离最 容易控制，也是最常用的解决串扰的方法，但不是唯一方法。这也是很多工程师容易误解的 地方。更深入的讨论，我会在后续文章中陆续推出，如果你感兴趣，可以常来于博士信号完 整性研究网 http://www.sig007.com，关注博士讲坛栏目。 轨道塌陷： 噪声不仅存在于信号网络中，电源分配系统也存在。我们知道，电源和地之间电流 流经路径上不可避免存在阻抗，除非你能让电路板上的所有东西都变成超导体。那么，当电 流变化时，不可避免产生压降，因此，真正送到芯片电源管脚上的电压会减小，有时减小得 很厉害，就像电压突然产生了塌陷，这就是轨道塌陷。轨道塌陷有时会产生致命的问题，很 可能影响你的电路板的功能。高性能处理器集成的门数越来越多，开关速度也越来越快，在 更短的时间内消耗更多的开关电流，可以容忍的噪声变得越来越小。但同时控制噪声越来越 难，因为高性能处理器对电源系统的苛刻 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 ，构建更低阻抗的电源分配系统变得越来越困 难。你可能注意到了，又是阻抗，理解阻抗是理解信号完整性问题的关键。 信号完整性问题涉及面比较广，这里只是简单介绍几种现象，希望这篇文章能让你 对信号完整性有个初步的认识。信号完整性，将是每个硬件工程师的必修课。早一天接触， 早一天受益。 信号完整性研究：何时会遇到信号完整性问题 时间:2009-03-11 20:37 来源:www.sig007.com 作者:于博士 点击: 3829 次 多年前，在我开始研究信号完整性问题时也曾经有过这样的疑问，随着对信号完整 性理解的深入，便没有再仔细考虑。后来在产品开发过程中，朋友、同事经常向我提出这一 问题。有些公司制作复杂电路板时，硬件总也调不通，于是找到我，当我解决了问题，并告 诉他们，原因就在于没有处理好信号完整性设计，负责开发的硬件工程师也会提出同样的问 题。他们通常的说法是：高速电路中会有问题，可是什么情况下必须进行专门的信号完整性 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 3 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 设计？ 不断的有人问我，我不得不作更深入的思考。说实话，这个问题很难回答，或者说 他们这种问法很难回答。他们的意思可以解释为，速度高了就要考虑信号完整性，低速板不 存在这个问题，那总要有个临界频率，这个频率是多少？有人曾提出过这样的论点，当外部 总线频率超过 80MHz 时，就要进行专门的分析设计，低于这一频率，不用考虑信号完整性 问题。对这一论点，我不敢苟同。仔细分析，他们这种问法的背后是对信号完整性的一种误 解。 如果必须有一个答案的话，我想答案应该是：只要信号畸变到了无法容忍的程度就 要考虑信号完整性问题。呵呵，看起来像是在胡说八道，不过这确实是能找到的最好的答案 了。 要想弄清这个问题，必须先了解信号完整性的实质到底是什么。产生信号完整性的 原因很多，频率（值得推敲，暂且借用提问者的说法）只不过是其中的一个而已，怎么能单 单用频率来强行地划分界线！顺便说一句，很多人说频率的影响，其实这个词很值得推敲。 频率到底指的是哪个部分的频率？电路板上有主时钟频率，芯片内部主频，外部总线带宽， 数字信号波形带宽，电磁辐射频率，影响信号完整性的频率到底指的是哪一个？问题根源在 于信号上升时间。如果你不是很理解，可以到于博士信号完整性研究网学习。 信号完整性最原始的含义应该是：信号是否能保持其应该具有的波形。很多因素都 会导致信号波形的畸变，如果畸变较小，对于电路板不会产生影响，可是如果畸变很大，就 可能影响电路的功能。系统频率（芯片内部主频以及外部频率）、电磁干扰、电源波纹噪声， 数字器件开关噪声、系统热噪声等都会对信号产生影响，频率并不具有特殊的地位，你不能 把所有的注意力都放在频率这个因素上。 那么这里又会出现另一个问题，波形畸变多大，会对电路板功能产生影响。这没有 确定统一的指标，和具体应用以及电路板的其他电气指标有关。对于数字信号而言，对畸变 的容忍度较大。能有多大的容忍度，还要考虑电路板上的电源系统供电电压波纹有多大，系 统的噪声余量有多大，所用器件对于信号建立时间和保持时间的要求是多少等等。对于模拟 信号，相对比较敏感，容忍度较小，至于能容忍多大的畸变，和系统噪声，器件非线性特性， 电源质量等等有关。 是不是听起来很晦涩！确实，要说清楚这个问题并不容易，因为牵 扯到了太多的因素在内。下面这个数字信号波形的例子能让你有一个简单直观的理解。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 4 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 这是一个受反射影响的方波数字信号，波形的畸变仅仅是反射的结果，没有迭加其 他噪声。假设低电平逻辑小于 0.7v，高电平大于 2v。对于高电平来说，震荡的低谷部分可 能会冲到 2v 以下，此时电路处于不定态，可能引起电路误动作。所以，迭加在高电平上的 波纹幅度不能太大。由于电路存在噪声，电源也有波纹，这些最终都会迭加到信号波形上， 所以你计算波纹幅度的时候要考虑这些因素，而这些因素和你的电路板其他部分设计有关。 所以你无法确定一个统一的畸变标准，只能根据你具体电路的设计和应用综合考虑。最终的 原则只有一个：通过信号完整性设计、电源完整完整性设计等手段，将总的信号畸变控制在 一定范围内，保证电路板正常稳定工作。 工程中，解决信号完整性的问题是一个系统的工程，并不是一两种方法就可以包打天 下的。什么时候会碰到信号完整性问题也不是可以硬性的划一道线来区分，一句话，要根据 你的实际情况来定。 可能你会感觉，这么多不确定的因素，还怎么在最初设计的时候考虑信号完整性问 题？嗯，没问题的，其实对于所有影响信号质量的因素，你都可以通过一定的设计技术来控 制。对于电源波纹问题，那是电源完整性的问题，又是一个系统的工程。而其他的电磁干扰， 电磁兼容等则是另外一个系统工程。 总之，信号完整性问题涉及的知识较多，是一个跨学科的知识体系。网上关于信号 完整性基础知识讲解很多，但很少有讲得很深入的。要想学好信号完整性，你需要有一定的 精力投入，但可以告诉你，只要掌握学习方法，其实不难。一旦你学好它，回报是非常高的， 毕竟这方面的人才现在是奇缺阿，很多公司给信号完整性工程师开价都在 25W 以上，如果 你很牛的话，呵呵，决不是这个价。 好了，废话就不多说了。对于信号完整性技术问题，我会在于博 士信号完整性研究网的博士讲坛栏目进行深入探讨。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 5 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 信号完整性研究：重视信号上升时间 时间:2009-03-12 17:33 来源:未知 作者:于博士 点击: 3603 次 信号的上升时间，对于理解信号完整性问题至关重要，高速 pcb 设计中的绝大多数问题都 和它有关，你必须对他足够重视。 信号上升时间并不是信号从低电平上升到高电平所经历的时间，而是其中的一部分。业 界对它的定义尚未统一，最好的办法就是跟随上游的芯片厂商的定义，毕竟这些巨头有话语 权。通常有两种：第一种定义为 10-90 上升时间，即信号从高电平的 10%上升到 90%所经历 的时间。另一种是 20-80 上升时间，即信号从高电平的 20%上升到 80%所经历的时间。两种 都被采用，从 IBIS 模型中可看到这点。对于同一种波形，自然 20-80 上升时间要更短。 好了，只要了解这些就够了。对于我们终端应用来说，精确的数字有时并不是很重要， 而且这个数值芯片厂商通常也不会直接给我们列出，当然有些芯片可以从 IBIS 模型中大致 估计这个值，不幸的是，不是每种芯片你都能找到 IBIS 模型。 重要的是我们必须建立这样的概念：上升时间对电路性能有重要的影响，只要小到某一 范围，就必须引起注意，哪怕是一个很模糊的范围。没有必要精确定义这个范围标准，也没 有实际意义。你只需记住，现在的芯片加工 工艺 钢结构制作工艺流程车尿素生产工艺流程自动玻璃钢生产工艺2工艺纪律检查制度q345焊接工艺规程 使得这个时间很短，已经到了 ps 级，你应 该重视他的影响的时候了。 随着信号上升时间的减小，反射、串扰、轨道塌陷、电磁辐射、地弹等问题变得更严重， 噪声问题更难于解决，上一代产品中 设计方案 关于薪酬设计方案通用技术作品设计方案停车场设计方案多媒体教室设计方案农贸市场设计方案 在这一代产品中可能不适用了。 信号上升时间的减小，从频谱分析的角度来说，相当于信号带宽的增加，也就是信号中 有更多的高频分量，正是这些高频分量才使得设计变得困难。互连线必须作为传输线来对待， 从而产生了很多以前没有的问题。 因此，学习信号完整性，你必须有这样的概念：信号陡峭的上升沿，是产生信号完整性 问题的罪魁祸首。 信号完整性研究：信号上升时间与带宽 时间:2009-03-13 19:49 来源:未知 作者:于博士 点击: 4211 次 在前文中我提到过，要重视信号上升时间，很多信号完整性问题都是由信号 上升时间短引起的。本文就谈谈一个基础概念：信号上升时间和信号带宽的关 系。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 6 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 对于数字电路，输出的通常是方波信号。方波的上升边沿非常陡峭，根据傅 立叶分析，任何信号都可以分解成一系列不同频率的正弦信号，方波中包含了非 常丰富的频谱成分。 抛开枯燥的理论分析，我们用实验来直观的分析方波中的频率成分，看看不 同频率的正弦信号是如何叠加成为方波的。首先我们把一个 1.65v 的直流和一个 100MHz 的正弦波形叠加，得到一个直流偏置为 1.65v 的单频正弦波。我们给这 一信号叠加整数倍频率的正弦信号，也就是通常所说的谐波。3次谐波的频率为 300MHz，5 次谐波的频率为 500MHz，以此类推，高次谐波都是 100MHz 的整数倍。 图 1是叠加不同谐波前后的比较，左上角的是直流偏置的 100MHz 基频波形，右 上角时基频叠加了 3次谐波后的波形，有点类似于方波了。左下角是基频+3 次 谐波+5 次谐波的波形，右下角是基频+3 次谐波+5 次谐波+7 次谐波的波形。这里 可以直观的看到叠加的谐波成分越多，波形就越像方波。 图 1 因此如果叠加足够多的谐波，我们就可以近似的合成出方波。图 2是叠加到 217 次谐波后的波形。已经非常近似方波了，不用关心角上的那些毛刺，那是著 名的吉博斯现象，这种仿真必然会有的，但不影响对问题的理解。这里我们叠加 谐波的最高频率达到了 21.7GHz。 图 2 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 7 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 上面的实验非常有助于我们理解方波波形的本质特征，理想的方波信号包含 了无穷多的谐波分量，可以说带宽是无限的。实际中的方波信号与理想方波信号 有差距，但有一点是共同的，就是所包含频率很高的频谱成分。 现在我们看看叠加不同频谱成分对上升沿的影响。图 3是对比显示。蓝色是 基频信号上升边，绿色是叠加了 3次谐波后的波形上升边沿，红色是基频+3 次 谐波+5 次谐波+7 次谐波后的上升边沿，黑色的是一直叠加到 217 次谐波后的波 形上升边沿。 图 3 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 8 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 通过这个实验可以直观的看到，谐波分量越多，上升沿越陡峭。或从另一个 角度说，如果信号的上升边沿很陡峭，上升时间很短，那该信号的带宽就很宽。 上升时间越短，信号的带宽越宽。这是一个十分重要的概念，一定要有一个直觉 的认识，深深刻在脑子里，这对你学习信号完整性非常有好处。 这里说一下，最终合成的方波，其波形重复频率就是 100MHz。叠加谐波只是 改变了信号上升时间。信号上升时间和 100MHz 这个频率无关，换成 50MHz 也是 同样的规律。如果你的电路板输出数据信号只是几十 MHz，你可能会不在意信号 完整性问题。但这时你想想信号由于上升时间很短，频谱中的那些高频谐波会有 什么影响？记住一个重要的结论：影响信号完整性的不是波形的重复频率，而是 信号的上升时间。 本文的仿真代码很简单，我把代码贴在这里，你可以自己在 matlab 上运行 一下看看。 clc; clear all; pack; Fs = 10e9; Nsamp = 2e4; t = [0:Nsamp-1].*(1/Fs); f1 = 1e6; x0 = 3.3/2; x1 = x0 + 1.65*sin(2*pi*f1*t); x3 = x0; for n=1:2:3 x3 = x3 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t); end x5 = x0; for n=1:2:5 x5 = x5 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t); end 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 9 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 x7 = x0; for n=1:2:7 x7 = x7 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t); end figure subplot(221) plot(x1) subplot(222) plot(x3) subplot(223) plot(x5) subplot(224) plot(x7) x217 = x0; for n=1:2:217 x217 = x217 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t); end figure plot(x217) figure plot(x217,'k') hold on plot(x1,'b') 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 10 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 plot(x3,'g') plot(x7,'r') hold off axis([8000 12000 -0.5 4]) 信号完整性研究：电压容限 时间:2009-03-15 09:42 来源:于博士信号完整性研究 作者:于博士 点击: 3265 次 在高速 pcb 设计中，有很大一部分工作是进行噪声预算，规划系统各种噪声 源产生噪声大小。这就涉及到一个非常基础但十分重要的概念：电压容限。 电压容限是指驱动器的输出与接收端输入在最坏情况下的灵敏度之间的差 值。很多器件都是输入电压敏感的。图中显示了驱动器输出与接受器输入电压之 间的逻辑关系。 对于驱动器端输出高电平不低于 VOH min，输出低电平不高于 VOL max。而对于 接收端输入来说，只要高于 VIH min，就可以保证可靠接收到逻辑 1，只要低于 VIL max 即可保证接受到逻辑 0。而如果输入电压位于 VIH min 和 VIL max 之间的区 域时，可能被接收电路判为 1，也可能判为 0，因此对于接收电路来说输入电压 不能处于这个不定态区域。以高电平输出和输入关系来看，最小的输出值和最小 允许输入值之间存在一个差值，这个值就是高电平的电压容限。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 11 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 即：高电平电压容限 = VOH min - VIH min 。同理低电平电压容限 = VIH min - VIL max 。 电压容限为处理电路系统中各种不理想因素提供了一个缓冲地带，使得系统 能够在一定程度上容忍发送和接收过程中的信号畸变。电压容限在系统噪声预算 设计中占有重要的作用，系统最终的噪声总量不能超过电压容限，否则，信号进 入接收端的不定态区域时，系统将无法正常工作。 实际系统中总会有不理想的因素，造成信号的恶化，引入噪声。下面几种情 况都会引入噪声： 1、由于回路阻抗的存在，回路中必然产生压降，导致各逻辑器件之间存在 地电位差。门电路发送的信号是本地地电位上的一个固定电位，如果发送端与接 收端的参考电位之间发生了偏移，那么收到的将会是另外一个电位。 2、某些逻辑系列产品的门限电平是一个温度的函数。温度较低的门电路到 温度较高的门电路的信号传送可能容限减少或者负的容限值。 3、快速变化的返回信号电流，流经接地通路电感，引起逻辑器件之间的对 地电压变化。这些对地电压差对于接收信号电位的影响就像上面所说的直流地电 位差一样。这是感性串扰的一种形式。 4、邻近线路上的信号可能通过各自的互容或互感相互耦合，对某个指定的 线路产生串扰。串扰叠加到预期的接收信号之上，可能使一个好信号偏移到邻近 开关门限。 5、振铃、反射、长的线路使二进制信号的形状产生扭曲。与发射端相比， 接收端变化了的信号显得更小（或更大）。容限为信号失真流出了一些容许限度。 前两种情况在所有电子系统都会存在，无论其运行速度如何。后三种是高速 系统特有的。这 3个高速效应都随被传输信号的大小而改变：信号返回电流越大， 引起的地电位差越高。信号电压（或电流）越大，产生的串扰越多，而且传输信 号越大，表现出的振铃和反射越严重。因此不论是低速还是高速系统，都不可避 免的引入噪声，而电压容限给了系统调整地余地。 信号完整性研究：什么是地弹 时间:2009-03-15 11:25 来源:www.sig007.com 作者:于博士 点击: 3861 次 所谓“地弹”，是指芯片内部“地”电平相对于电路板“地”电平的变化现 象。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形 象的称之为地弹（ground bounce）。当器件输出端有一个状态跳变到另一个状态 时，地弹现象会导致器件逻辑输入端产生毛刺。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 12 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 那么“地弹”是如何产生的呢？ 首先我们要明白，对于任何封装的芯片，其引脚会存在电感电容等寄生参数。 而地弹正是由于引脚上的电感引起的。 我们可以用下图来直观的解释一下。图中开关 Q 的不同位置代表了输出的“0” “1”两种状态。假定由于电路状态装换，开关 Q 接通 RL 低电平，负载电容对 地放电，随着负载电容电压下降，它积累的电荷流向地，在接地回路上形成一个 大的电流浪涌。随着放电电流建立然后衰减，这一电流变化作用于接地引脚的电 感 LG，这样在芯片外的电路板“地”与芯片内的地之间，会形成一定的电压差， 如图中 VG。这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。 芯片 A 的输出变化，产生地弹。这对芯片 A 的输入逻辑是有影响的。接收逻 辑把输入电压和芯片内部的地电压差分比较确定输入，因此从接收逻辑来看就象 输入信号本身叠加了一个与地弹噪声相同的噪声。 现在，集成电路的规模越来越大，开关速度不断提高，地弹噪声如果控制不 好就会影响电路的功能，因此有必要深入理解地弹的概念并研究它的规律。 本文只是概念性的阐述，对地弹的深入剖析将在后续文章中进行。 信号完整性研究：反射现象 时间:2009-03-23 17:13 来源:于博士信号完整性研究 作者:于博士 点击: 2906 次 前面讲过，对于数字信号的方波而言，含有丰富的高频谐波分量，边沿越陡 峭，高频成分越多。而 pcb 上的走线对于高频信号而言相当于传输线，信号在传 输线中传播时，如果遇到特性阻抗不连续，就会发生反射。反射可能发生在传输 线的末端，拐角，过孔，元件引脚，线宽变化，T 型引线等处。总之，无论什么 原因引起了传输线的阻抗发生突变，就会有部分信号沿传输线反射回源端。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 13 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 反射形成机理很复杂，这包含了很多电磁领域的复杂的知识，本文不准备深 入讨论，如果你真的很想知道，可以给我留言，我专门讲解。 工程中重要的是反射量的大小。表征这一现象的最好的量化方法就是使用反 射系数。反射系数是指反射信号与入射信号幅值之比，其大小为：(Z2-Z1)/ (Z2+Z1)。Z1 是第一个区域的特性阻抗，Z2 是第二个区域的特性阻抗。当信号 从第一个区域传输到第二个区域时，交界处发生阻抗突变，因而形成反射。举个 例子看看反射能有多大，假设 Z1=50 欧姆，Z2=75 欧姆，根据公式得到反射系数 为：（75-50）/（75+50）=20%。如果入射信号幅度是 3.3v，反射电压达到了 3.3*20%=0.66v。对于数字信号而言，这是一个很大的值。你必须非常注意他的 影响。 实际电路板上的反射可能非常复杂，反射回来的信号还会再次反射回去，方向与发射信 号相同，到达阻抗突变处又再次反射回源端，从而形成多次反射，一般的资料上都用反弹图 来表示。多次的反弹是导致信号振铃的根本原因，相当于在信号上叠加了一个噪声。为了电 路板能正确工作，你必须想办法控制这个噪声的大小，噪声预算是设计高性能电路板的一个 非常重要的步骤。 信号完整性研究：理解临界长度 时间:2009-03-23 17:15 来源:于博士信号完整性研究 作者:于博士 点击: 2808 次 很多人对于 PCB 上线条的临界长度这个概念非常模糊，甚至很多人根本不知 道这个概念，如果你设计高速电路板却不知道这个概念，那可以肯定，最终做出 的电路板很可能无法稳定工作，而你却一头雾水，无从下手调试。 临界长度在业界说法很混乱，有人说 3 英寸，有人说 1 英寸，我还听说过很 多其他的说法，多数是因为对这个概念理解有误造成的。很多人说，奥，走线太 长会引起信号反射，走线很短的话不会产生反射。这种说法是非常错误的，把好 几个概念像搅浆糊一样混在一起。那么临界长度到底是什么，是多少，为什么要 关注临界长度？ 理解临界长度的最好方法就是从时间角度来分析。信号在 pcb 走线上传输需 要一定的时间，普通 FR4 板材上传输时间约为每纳秒 6 英寸，当然表层走线和 内层走线速度稍有差别。当走线上存在阻抗突变就会发生信号反射，这和走线长 度无关。但是，如果走线很短，在源端信号还没上升到高电平时，反射信号就已 经回到源端，那么发射信号就被淹没在上升沿中，信号波形没有太大的改变。走 线如果很长，发射端信号已经到达高电平，反射信号才到达源端，那么反射信号 就会叠加在高电平位置，从而造成干扰。那么走线长度就有一个临界值，大于这 个值，返回信号叠加在高电平处，小于这个值反射信号被上升沿淹没。这个临界 值就是临界长度，注意，这种定义非常不准确，因为只考虑了一次反射情况，这 里只是为了理解概念需要，暂时这样说。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 14 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 那么准确的定义是什么？实际中反射都是发生多次的，虽然第一次信号反射 回到源端的时间小于信号上升沿时间，但是后面的多次反射还会叠加在高电平位 置，对信号波形造成干扰。那么，临界长度的合理定义应该是：能把反射信号的 干扰控制在可容忍的范围内的走线长度。这一长度上的信号往返时间要比信号上 升时间小很多。试验中发现的经验数据为，当信号在 pcb 走线上的时延高于信号 上升沿的 20%时，信号会产生明显的振铃。对于上升时间为 1ns 的方波信号来说， pcb 走线长度为 0.2*6=1.2inch 以上时，信号就会有严重的振铃。所以临界长度就 是 1.2inch，大约 3cm。 你可能注意到了，又是信号上升时间！再一次强调，信号上升时间在高速设计中占有重要 地位。 电源完整性研究：电容的去耦时间 时间:2009-04-14 17:24 来源:未知于博士 5294 次 电容的去耦时间 在电源完整性设计一文中，推荐了一种基于目标阻抗（target impedance）的 去耦电容设计方法。在这种方法中，从频域的角度说明了电容选择方法。把瞬态 电流看成阶跃信号，因而有很宽的频谱，去耦电容必须在这个很宽的频谱内使电 源系统阻抗低于目标阻抗（target impedance）。电容的选择是分频段设计的，每 一种容值的电容负责一段频谱范围，超出这个范围的，由其他电容负责构成低阻 抗路径。 有些人可能对这种频域方法有些困惑，本文从另外一个更直观的角度来说明 去耦电容的这种特性，即电容的去耦时间。 构成电源系统的两个重要部分：稳压电源、去耦电容。首先说说稳压电源的 反应时间。负载芯片的电流需求变化是极快的，尤其是一些高速处理器。内部晶 体管开关速度极快，假设处理器内部有 1000 个晶体管同时发生状态翻转，转台 转换时间是 1ns，总电流需求是 500mA。那么此时电源系统必须在 1ns 时间内迅 速补充上 500mA 瞬态电流。遗憾的是，稳压源在这么短的时间内反应不过来， 相对于电流的变化，稳压源显得很迟钝，有点像个傻子，呵呵。通常说的稳压源 的频率响应范围在直流到几百 k 之间，什么意思？这从时域角度可能更好理解。 假设稳压源的频率响应范围是直流到 100kHz，100kHz 对应时域的 10us 时间间 隔。也就是稳压源最快的响应速度是 10us，如果负载芯片要求在 20 us 内提供所 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 15 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 需的电流，那么稳压电源有足够的反应时间，因此可以提供负载所需要的电流。 但是如果负载电流要求的时间是 1ns 的话，对稳压电源来说太快了，稳压源还在 那发呆呢，瞬态电流的需求已经过去了。负载可不会等着稳压源来做出反应，不 能给它及时提供电流，他就把电压拉下来，想想，功率一定，电流大了，电压必 然减小。哦，这就产生了轨道塌陷，噪声产生了。因此，所说的频率响应范围， 在时域对应的是一个响应时间问题。 电容也同样存在响应时间。电源要 10us 才能反应过来，那从 0 到 10us 之间 这段时间怎么办？这就是电容要干的事。按电源完整性设计一文中，加入一个 31.831uF 电容，能提供 100kHz 到 1.6MHz 频段的去耦。从时域来说，这个电容 的最快反应时间是 1/1.6MHz=0.625us。也就是说从 0.625us 到 10us 这段时间，这 个电容就可以提供所需电流。稳压电源发呆就发呆吧，别指望它了，电容先顶上， 过 10us 后再让稳压源把活接过来。从 0.625us 到 10us 这段时间就是电容的有效 去耦时间。 加一个电容后，电源系统的反应时间还是很长，625ns，还是不能满足要求， 那就再加电容，放一些很小的电容，比如 13 个 0.22uF 电容，提供 1.6MHz 到 100MHz 的去耦，那么这 13 个小电容最快反应时间为 1/100MHz=1ns。如果有电 流需求，1ns 后这些小电容就做出反应了。 通常这个反应时间还不够，那就在加一些更小的电容，把去耦频率提到 500MHz，反应时间可以加快到 200ps，一般来说足够了。不同电容产生去耦作 用，都需要一定的时间，这就是去耦时间。不同的去耦时间对应不同的有效去耦 频率段，这就是为什么去耦电容要分频段设计的原因。 这里给出的是一个直观的解释，目的是让你有一个感性的理解。 有一点要特别注意，从信号的角度来说，瞬态电流有很宽的带宽，要想很好 的满足电流需求，必须在他的整个带宽范围内都提供去耦，才能满足波形的要求。 不要认为稳压源反应慢，就认为它没干活，这是不对的，稳压源对瞬态电流中的 低频成分还是起作用的。电流由很多频率成分组成，稳压源、大电容、小电容、 更小的电容分别负责补偿瞬态电流中不同频率的部分，这些作用合成在一起，才 能产生一个类似阶跃信号的补偿电流。电源系统设计要物尽其用，稳压源、大电 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 16 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 容、小电容、更小的电容各司其职，协同工作，这个团队能否很好的合作，就看 你的管理能力了。 努力学习，做好的管理者，别光想着管理这些电容啊，呵呵！不过对技术出身的 我们，先管好这些无生命的东西，打好基础才行啊。于博士祝大家尽快迈过技术 这道门槛，有时间多来我的网站看看，早日走上事业快车道。 信号完整性研究：特性阻抗 时间:2009-04-16 20:28 来源:未知 作者:于博士 点击: 6439 次 当信号在传输线上传播时，信号感受到的瞬态阻抗与单位长度电容和材料的 介电常数有关，可表示为： 。如果 PCB 上线条的厚度和宽度不 变，并且走线和返回平面间距离不变，那么信号感受到的瞬态阻抗就不变，传输 线是均匀的。对于均匀传输线，恒定的瞬态阻抗说明了传输线的特性，称为特性 阻抗。 如果 PCB 上线条的厚度增大或者宽度增加，单位长度电容增加，特性阻抗就 变小。同样，走线和返回平面间距离减小，电容增大，特性阻抗也减小。 一个很重要的特性阻抗就是自由空间的特性阻抗，也叫自由空间的波阻抗， 在 EMC 中非常重要。自由空间特性阻抗为 。 对于常见的 FR4 板材的 PCB 板上， 特性阻抗的典型结构如图所示。对于 微带线，线宽 W是介质厚度 h的 2倍。对于带状线，线条两侧介质总厚度 b是线 宽 W的两倍。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 17 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 图 1 FR4 板材的 PCB 板上， 特性阻抗传输线另一个特性是： 单位长度电容=3.3pF/in 单位长度电容=8.3nH/in 图 2 了解这些特殊的特性阻抗，对于设计电路板有一定的参考意义，能让我们在 制作电路前有个直觉的认识。 精确地特性阻抗计算需要用场求解器。推荐用 Polar Instruments 的 SI9000 软件，大名鼎鼎，绝对精品。本站提供下载，下载地址为： http://www.sig007.com/rjxz/115.html 信号完整性研究：多长的走线才是传输线 时间:2009-04-16 20:35 来源:未知 作者:于博士 点击: 7027 次 多长的走线才是传输线？ 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 18 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 这和信号的传播速度有关，在 FR4 板材上铜线条中信号速度为 6in/ns。简单 的说，只要信号在走线上的往返时间大于信号的上升时间，PCB 上的走线就应当 做传输线来处理。 我们看信号在一段长走线上传播时会发生什么情况。假设有一段 60 英寸长 的 PCB 走线，如图 1所示，返回路径是 PCB 板内层靠近信号线的地平面，信号线 和地平面间在远端开路。 图 1 信号在这条走线上向前传播，传输到走线尽头需要 10ns，返回到源端又需要 10ns，则总的往返时间是 20ns。如果把上面的信号往返路径看成普通的电流回 路的话，返回路径上应该没有电流，因为在远端是开路的。但实际情况却不是这 样，返回路径在信号上后最初的一段时间有电流。 在这段走线上加一个上升时间为 1ns 的信号，在最初的 1ns 时间，信号还线 条上只走了 6英寸，不知道远端是开路还是短路，那么信号感觉到的阻抗有多大， 怎么确定？如果把信号往返路径看成普通的电流回路的话就会产生矛盾，所以， 必须按传输线处理。 实际上，在信号线条和返回地平面间存在寄生电容，如图 2所示。当信号向 前传播过程中，A点处电压不断不变化，对于寄生电容来说，变化的电压意味着 产生电流，方向如图中虚线所示。因此信号感受到的阻抗就是电容呈现出来的阻 抗，寄生电容构成了电流回流的路径。信号在向前传播所经过的每一点都会感受 到一个阻抗，这个阻抗是变化的电压施加到寄生电容上产生的，通常叫做传输线 的瞬态阻抗。 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书 19 / 32 http://passport.baidu.com/?business&aid=6&un=qust_scs#7 图 2 当信号到达远端，远端的电压升至信号的最终电压后，电压不再变化。虽然 寄生电容还是存在，但是没有电压的变化，电容相当于开路，这对应的就是直流 情况。 因此，这个信号路径短期的表现和长期的表现不一样，在起始一小段时间内， 表现就是传输线。即使传输线远端开路，在信号跳变期间，传输线前段的性能也 会像一个阻值有限的电阻。 信号完整性研究：信号反射 时间:2009-04-17 21:12 来源:未知 作者:于博士 点击: 5721 次 信号沿传输线向前传播时，每时每刻都会感受到一个瞬态阻抗，这个阻抗可 能是传输线本身的，也可能是中途或末端其他元件的。对于信号来说，它不会区 分到底是什么，信号所感受到的只有阻抗。如果信号感受到的阻抗是恒定的，那 么他就会正常向前传播，只要感受到的阻抗发生变化，不论是什么引起的（可能 是中途遇到的电阻，电容，电感，过孔，PCB 转角，接插件），信号都会发生 反射。 那么有多少被反射回传输线的起点？衡量信号反射量的重要指标是反射系 数，表示反射电压和原传输信号电压的比值。反射系数定义为： 。 其中： 为变化前的阻抗， 为变化后的阻抗。假设 PCB 线条的特性阻抗为 50 欧姆，传输过程中遇到一个 100 欧姆的贴片电阻，暂时不考虑寄生电容电感 的影响，把电阻看成理想的纯电阻，那么反射系数为： ，信号 有 1/3 被反射回源端。如果传输信号的电压是 3.3V 电压，反射电压就是 1.1V。 纯电阻性负载的反射是研究反射现象的基础，阻性负载的变化无非是以下四 种情况：阻抗增加有限值、减小有限值、开路（阻抗变为无穷大）、短路（阻抗 突然变为 0）。 阻抗增加有限值： 反射电压上面的例子已经计算过了。这时，信号反射点处就会有两个电压成 分，一部分是从源端传来的 3.3V 电压，另一部分是在反射电压 1.1V，那么反射 点处的电压为二者之和，即 4.4V。 阻抗减小有限值： 信号完整性研究 原创：于争 博士 整理发布：Baidu 文库 浩书